ARM CPSR/SPSR (Program status registers)

快速链接: . ???????????? 个人博客笔记导读目录(全部) ???????????? 说明: 本文总结的仅限于armv8-M架构，实现main extension，支持Trustzone 目录1、简介2、寄存器2.1 寄存器的总结2.1.1、通用寄存器，所有的都是32位:2.1.2、特殊寄存器:2.1.3、Memory-mapped寄存器2.2 、XPSR, APSR, IPSR, and EPSR的介绍2.2.1 、Interrupt Program Status Register (I

The Definitive Guide to ARM Cortex-M3 and Cortex-M4 Processors 4.2.3 Program status registers The Program Status Register is composed of three status registers: Application PSR (APSR) Execution PSR (EPSR) Interrupt PSR (IPSR) These three registers (F

在计算机体系结构中，程序状态寄存器(PSR)是处理器执行流程控制的核心组件。ARM架构通过Saved Program Status Register(SPSR)实现了硬件级的状态管理机制，其工作原理类似于'场景快照'，能在异常发生时自动保存当前处理器状态。这种设计带来了零延迟状态保存、原子性操作和精确恢复等技术优势，广泛应用于中断处理、上下文切换等场景。特别是在实时操作系统(RTOS)和嵌入式驱动开发中，SPSR对保障系统实时性和可靠性起着关键作用。随着ARMv9架构的发展，SPSR还集成了安全扩展特性如P

一、ARM处理器程序运行的过程 ARM芯片属于精简指令集计算机(RISC：Reduced Instruction Set Computing)，它所用的指令比较简单，有如下特点： ① 对内存只有读、写指令 ② 对于数据的运算是在CPU内部实现 ③ 使用RISC指令的CPU复杂度小一点，易于设计 比如对于a=a+b这样的算式，需要经过下面4个步骤才可以实现： 在这里插入图片描述 CPU运行时，先去取得指令，再执行指令： ① 把内存a的值读入CPU寄存器R0 ② 把内存b的值读入CPU寄存器R1 ③ 把R0、

APSR是程序状态寄存器中的应用状态寄存器，保存程序计算结果的状态标志。包含： N：负数标志。表示上一条指令的操作结果为负数。原理是获取结果寄存器的bits[31]。也即xPSR.N=bits[31]。xPSR.N == 1表示结果为负数，反之为非负数。 Z：零标志。表示上一条指令的操作结果为0. C：进位/借位标志。表示在加法/减法运算中，产生了进位/借位。 加法运算中 ，xPSR.C为1，表...

目录CPSR简介SPSR简介

<br />Applies to:Software Development Toolkit (SDT)<br />Description<br /> The ARM instructions MRS and MSR are used to read and write the Current Program Status Register (CPSR) and Saved Program Status Registers (SPSRs) of the ARM core. These are com

转自：http://zqwt.012.blog.163.com/blog/static/1204468420133266206247/   /* set the cpu to SVC32 mode */       mrs r0,cpsr     // 把当前程序状态寄存器中的数据拷贝给r0       bic  r0,r0,#0x1f   // r0和0x1f（00011111）的反码进

这篇文章摘要如下： 《嵌入式求职面试八股大全》是一份全面的嵌入式开发面试指南，涵盖了从基础语法到系统设计的核心知识点。文章首先列出了嵌入式技术面试中最常被问及的12类问题，包括C语言基础、操作系统、驱动开发、RTOS和硬件接口等，并提供了高效的面试答题公式。 主要内容按技术领域分类，重点包括： C语言核心概念：static/volatile/const等关键字的作用、指针与内存管理、结构体对齐等 嵌入式系统知识：进程线程区别、Linux驱动模型、FreeRTOS任务调度 硬件相关：ARM架构、STM32外设

Arm 程序状态寄存器

寄存器与三级流水线

ELR (exception link register) 保存exception返回地址;SPSR (saved processor state register) 执行exception前保存当前的processor state。

总的来说，CPSR 用于存储当前程序的状态，而 SPSR 则用于保存异常处理程序执行前的状态，以确保异常处理程序执行完毕后能够正确地返回到原来的程序状态。为了防止在某些操作 CPSR 寄存器的场景中，误操作其它 bit 位，CPSR（PSRs，其它状态寄存器也都具备这个功能）有 c x s f 几个不同的字段指代不同的 bit 位。The Saved Program Status Registers (SPSRs)，程序状态保存寄存器，每个异常模式都有对应的 SPSR，是各个异常模式下 CPSR 的拷贝。

文章目录ARM寄存器ARM寻址方式数据处理指令转移指令程序状态寄存器访问指令加载/存储指令异常指令伪指令ARM的存储系统ATPCS介绍异常中断处理ARM链接器 ARM寄存器 R13：栈指针寄存器(SP) R14：连接寄存器(LR) R15：程序计数器(PC) 由于ARM指令是字对齐，PC值的第0位和第1位总为0 ARM寻址方式 数据处理指令 转移指令 程序状态寄存器访问指令 加载/存储指令 异常指令 伪指令 ARM的存储系统 ATPCS介绍 异常中断处理 ARM链接器 ...

文章目录影子寄存器存在的意义r13(sp)寄存器的意义r14(lr)寄存器的意义cpsr寄存器spsr寄存器的意义总结  每一种模式下，能够访问的寄存器是不一样的。  ARM总共有37个寄存器，但是每种模式下最多只能看到18个寄存器，其他寄存器虽然名字相同但是在当前模式不可见。  对r14这个名字来说，在ARM中共有6个名叫r14（又叫sp）的寄存器，但是在每种特定处理器模式下，只有一个r14是当前可见的，其他的r14必须切换到他的对应模式下才能看到。这种设计叫影子寄存器（banked register）。

程序状态寄存器共分为两种，它们的位数都是 32 位： 1 个 CPSR：当前程序状态寄存器（current program status register），可以在任何工作模式下被访问。 5 个 SPSR：保持程序状态寄存器（saved program status register），只有在异常模式下，才能被访问；各异常模式拥有自己的 SPSR。发生异常时，SPSR 保存 CPSR 的值，格式...

arm 寄存器和对应的汇编描述符 图中缩写如下：R：Register；寄存器 PC：Program Counter；程序计数器 CPSR：Current Program Status Register；当前程序状态寄存器 SPSR：Saved Program Status Register；保存的程序状态寄存器 SP：Stack Pointer；数据栈指针 LR：Link Register；连接

icache用来缓存指令；dcache用来缓存数据，dcache用的前提是mmu要启动。目前裸机部分用不到，操作系统MMU才用得到。

arm汇编总结`Cortex A处理器模式寄存器ARM指令 Cortex A处理器模式 用户模式(User) 1000 正常程序执行模式 快速中断模式(FIQ) 1001 用于高速数据传输和通道处理 外部中断模式(IRQ) 10010 用于通常的中断处理 特权模式SVC(Supervisor) 10011 供操作系统使用的一种保护模式 安全模式MON(monitor) 10110 供操作系统使用的一种保护模式 数据访问中止模式ABT(Abort) 10111 用于虚拟存储及存