安路FPGA上构建Cortex-M0软核：从ARM DesignStart到可运行系统的完整实践

1. 为什么要在安路FPGA上“养”一个Cortex-M0？

如果你玩过单片机，那你肯定知道STM32、GD32这些芯片，它们的心脏就是一个ARM Cortex-M系列的内核。但你想过没有，这个“心脏”其实可以不是焊死在硅片上的，而是可以用FPGA的逻辑单元“编织”出来的？这就是所谓的“软核处理器”。在安路FP4S20BG256这样的FPGA里，我们就能用ARM官方提供的免费IP，亲手搭建一个Cortex-M0系统。

这听起来有点“硬核”，但实际做起来，成就感爆棚。我当初就是觉得，网上教程要么只讲一半，要么缺了关键步骤，比如怎么把调试口（SWD）引出来，或者怎么用FPGA内置的RAM资源，搞得人不上不下的。所以，我花了些时间，把从ARM官网下载代码，到在安路TD软件里编译，再到用Keil成功连接并读写内存的完整过程都走通了。今天，我就把我踩过的坑和验证过的步骤，像朋友聊天一样分享给你。就算你FPGA刚入门，跟着做，也能把这个M0“小电脑”跑起来。

整个过程，你可以把它想象成组装一台乐高电脑。ARM给了我们最核心的CPU图纸（网表），安路FPGA是我们的乐高底板，TD软件是我们的组装手册和工具，Keil则是我们给这台电脑安装软件、测试它能不能用的控制台。我们一步步来，目标很明确：让这块FPGA板子，能像一颗真正的Cortex-M0单片机一样被编程和调试。

2. 开工前的准备：找齐“图纸”和“工具”

动手之前，咱们得把必要的材料备齐。主要就三样东西：ARM官方的Cortex-M0设计文件、安路的开发软件TD、以及ARM的开发环境Keil MDK。

2.1 获取核心“图纸”：ARM DesignStart Eval

ARM有一个非常慷慨的计划，叫 DesignStart。这个计划把一些经典内核的评估版免费开放给开发者使用。对于Cortex-M0，我们需要的版本是 Cortex-M0 DesignStart Eval。这个版本提供的是“网表”（Netlist）形式的Verilog代码。你可以把它理解成一种中间格式，它描述了CPU内部晶体管级别的连接关系，但又不是完全可读的RTL源码，这样既保护了ARM的知识产权，又允许我们在FPGA上实现它。

获取方法很简单：

1. 访问ARM开发者网站（developer.arm.com）。
2. 在搜索框直接输入“Cortex-M0 Designstart Eval”。
3. 找到对应的页面，点击下载。这里需要你有一个ARM账户（注册一个就行，过程不复杂）。
4. 下载后得到一个压缩包，比如叫 DS-M0-EVAL-r2p0-00rel0.tgz。解压它，宝藏都在里面了。

如果觉得注册账户麻烦，在一些技术社区（如CSDN）也能找到热心网友分享的下载包，但务必注意文件来源的可靠性。解压后，别急着关掉文件夹，我建议你先花点时间逛逛。特别是 documentation 目录下的用户指南（arm_cortex_m0_designstart_eval_user_guide.pdf），第14页附近有个目录结构说明，这是理解整个代码框架的“地图”，虽然英文的，但用翻译软件扫一遍，对后续理解模块关系大有裨益。

2.2 安装开发“工作台”：安路TD与Keil MDK

安路TD (Tang Dynasty)：这是安路FPGA的官方集成开发环境，相当于Altera的Quartus或者Xilinx的Vivado。我使用的是TD 5.6.2版本。这里有个小坑需要注意：TD的不同版本可能对芯片系列的支持有差异。你最好去安路官网，核对一下你用的FPGA型号（比如EG4S20）被哪个版本的TD完整支持。安装完后，别忘了还有License这一步。安路提供免费的License，只需要在官网注册账号并申请即可，通常是以一个.lic文件的形式提供，按照指引将其配置到TD中即可。

Keil MDK (Microcontroller Development Kit)：这是ARM阵营最经典的嵌入式开发环境。我们需要用它来编写C程序、编译、并最终通过调试器下载到我们FPGA构建的M0核中。Keil的安装和破解（如果使用评估版）网上教程非常多，这里就不赘述了。关键是你需要准备一个支持Cortex-M0的ARM调试器，比如DAP-Link、J-Link等，我用的就是常见的DAP仿真器。

3. 读懂“图纸”：解析ARM DesignStart代码结构

拿到ARM的代码包，直接扔进TD编译肯定会报错。我们先得搞清楚它里面到底有什么，各个模块是干什么的。这步就像看乐高说明书，搞清楚每个零件该放哪。

解压后的代码目录结构比较清晰，我们重点关注 systems/cortex_m0_mcu/verilog/ 下的 cmsdk_mcu.v 文件。这个文件就是整个微控制器系统的顶层模块。以它为根，我们一层层看下去。

打开 cmsdk_mcu.v，你会看到它例化（Instantiate）了一堆子模块。我根据代码梳理，画了一个简单的逻辑关系图（当然，在脑子里或者纸上画一下就行）：

• CORTEXM0INTEGRATION：这是Cortex-M0处理器核的集成层，它内部又包含了最核心的 cortexm0ds_logic（M0逻辑核）。
• cmsdk_mcu_system：系统集成模块，把CPU、总线、基础外设等粘合在一起。
• cmsdk_ahb_ram 和 cmsdk_ahb_rom：这是用Verilog行为级描述模拟的RAM和ROM模型。在初期仿真时好用，但直接用于FPGA综合会占用大量逻辑资源，效率极低，所以我们后面要替换掉它们。
• cmsdk_mcu_addr_decode：地址解码器。决定CPU发出的访问请求应该路由到哪个设备（是RAM、ROM还是某个外设）。
• cmsdk_ahb_slave_mux 和 cmsdk_apb_sl