Vivado Tcl 命令

     Vivado 提供了丰富的 Tcl 命令集，用于设计创建、综合、实现、分析和约束等各个流程。

一、设计对象查询命令

1. 设计层次相关

# 获取设计中的各种对象
get_cells      # 获取单元/实例
get_pins       # 获取引脚
get_nets       # 获取网线
get_ports      # 获取端口
get_clocks     # 获取时钟

# 常用选项
-hier          # 递归搜索所有层次
-filter        # 条件过滤
-of_objects    # 获取相关对象

2. 示例用法

# 获取所有寄存器
get_cells -hier -filter {PRIMITIVE_TYPE =~ REGISTER.*}

# 获取所有时钟网络
get_nets -hier -filter {NAME =~ *clk*}

# 获取特定模块的所有输入端口
get_pins -of [get_cells uart_tx] -filter {DIRECTION == IN}

二、设计创建和修改命令

1. RTL 相关

# 读取设计文件
read_verilog [glob *.v]
read_vhdl [glob *.vhd]

# 创建模块
create_module my_module
create_port -direction IN clk
create_net internal_clk

2. 约束相关

# 时钟约束
create_clock -name sys_clk -period 10 [get_ports clk_i]

# 输入/输出延迟
set_input_delay -clock sys_clk 2 [get_ports data_i]
set_output_delay -clock sys_clk 3 [get_ports data_o]

# 时序例外
set_false_path -from [get_clocks clk1] -to [get_clocks clk2]
set_multicycle_path 2 -from [get_pins reg1/C] -to [get_pins reg2/D]

三、分析和报告命令

1. 时序分析

# 检查时序
check_timing
report_timing_summary
report_timing -from [get_clocks] -to [get_clocks] -max_paths 10

# 详细时序报告
report_timing -delay_type min_max -max_paths 20 -nworst 2

2. 资源报告

report_utilization
report_power
report_drc

3. 特定分析

# 时钟域交叉分析
report_clock_interaction

# 时序约束检查
report_timing -of [get_cells my_ff] -setup -hold

# 关键路径分析
report_critical_paths

四、设计流程控制

1. 综合和实现

# 综合
synth_design -top top_module -part xc7k325tffg900-2

# 实现
opt_design
place_design
route_design

# 生成比特流
write_bitstream -force design.bit

2. 保存和加载

# 保存设计检查点
write_checkpoint design.dcp

# 加载检查点
open_checkpoint design.dcp

五、常用查询模式

1. 通配符使用

# * 匹配任意多个字符
get_cells *fifo*         # 包含 "fifo" 的单元

# ? 匹配单个字符
get_pins reg_?/D         # reg_0/D, reg_1/D 等

# [] 匹配字符范围
get_nets data_bus[0-7]   # data_bus0 到 data_bus7

# {} 转义特殊字符
get_pins {my_reg[0]/Q}   # 匹配包含方括号的引脚

2. 组合查询

# 获取所有时钟引脚的扇出
get_nets -of [get_pins -hier -filter {NAME =~ *CLK*}]

# 获取特定路径的时序信息
report_timing -from [get_pins inst_a/CLK] -to [get_pins inst_b/D]

# 获取未约束的路径
get_timing_paths -unconstrained

六、实用技巧

1. 调试和探索

# 查看对象属性
get_property [get_cells my_reg]

# 高亮显示对象
select_objects [get_nets clk_net]
highlight_objects [get_cells -hier -filter {REF_NAME =~ FD*}]

# 追踪信号
report_net_status [get_nets my_signal]

2. 批量操作

# 批量添加约束
foreach pin [get_pins -hier -filter {NAME =~ *_i}] {
    set_input_delay -clock clk 2 $pin
}

# 批量修改属性
set_property LOC PACKAGE_PIN_A1 [get_ports {led[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[*]}]

3. 自定义过程

# 定义自己的 Tcl 过程
proc find_clock_pins {pattern} {
    set pins [get_pins -hier -filter "NAME =~ $pattern && IS_CLOCK"]
    puts "Found [llength $pins] clock pins"
    return $pins
}

# 使用自定义过程
find_clock_pins "*clk*"

七、实际案例

1. 查找所有跨时钟域路径

# 获取所有时钟
set all_clocks [get_clocks]
foreach from_clk $all_clocks {
    foreach to_clk $all_clocks {
        if {$from_clk != $to_clk} {
            set paths [get_timing_paths -from $from_clk -to $to_clk]
            if {[llength $paths] > 0} {
                puts "CDC paths from $from_clk to $to_clk: [llength $paths]"
            }
        }
    }
}

2. 分析特定路径时序

# 分析关键路径
set crit_paths [get_timing_paths -max_paths 10 -nworst 1]
foreach path $crit_paths {
    set slack [get_property SLACK $path]
    set startpoint [get_property STARTPOINT_PIN $path]
    set endpoint [get_property ENDPOINT_PIN $path]
    puts "Slack: $slack ns, Path: $startpoint -> $endpoint"
}

这些命令是 Vivado 设计流程中的核心工具，熟练掌握可以极大提高设计效率。

（感谢您读到这里。如果这篇文章对您有启发，希望您能点个赞支持一下。您的鼓励会让我更有动力分享更多深度内容。也欢迎在评论区留下您的想法，我们下次见！）