STM32时钟树超频实战：突破72MHz限制的寄存器级优化指南
1. 理解STM32时钟树架构
STM32的时钟系统就像一棵枝繁叶茂的大树，根部是时钟源，主干是系统时钟，分支则是各个外设的时钟。这种设计让开发者能够精确控制每个功能模块的能耗与性能平衡。
核心时钟源对比表：
| 时钟类型 | 频率范围 | 精度 | 启动时间 | 典型应用场景 |
|---|---|---|---|---|
| HSE | 4-26MHz | ±50ppm | 较慢 | 主系统时钟/PLL输入 |
| HSI | 8MHz(±1%) | ±1% | 快 | 备用时钟源/看门狗 |
| LSE | 32.768kHz | ±500ppm | 很慢 | RTC实时时钟 |
| LSI | 40kHz | ±5% | 中等 | 独立看门狗/低功耗模式 |
在F103系列中，默认配置使用8MHz HSE通过PLL 9倍频获得72MHz系统时钟。但通过合理配置，我们可以突破这个限制：
// 典型超频配置示例（HSE=8MHz时）
RCC->CFGR |= RCC_CFGR_PLLMULL9; // 9倍频 -> 72MHz
RCC->CFGR |= RCC_CFGR_PLLMULL16; // 16倍频 ->
扫一扫
651
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
