超级会员免费看
数字电路中的存储器与输入输出接口技术解析
1. 数字存储器相关知识
1.1 存储器基本结构与寻址
数字存储器在数字系统中起着关键作用，它用于存储信息，供处理器、显示器和输入/输出设备后续使用。所有数字存储电路都采用简单的存储单元，将其排列成矩形阵列，具有 2N 行和 2M 列。这种排列方式需要 N + M 个地址位，总共提供 2N + M 个存储单元，每个单元可存储一个或多个位。
要访问任何一个存储单元中的数据，需要选择第 j 行和第 k 列。通过施加一个 N 位的行地址，由行解码器进行解码来选择行；施加一个 M 位的地址，由列解码器进行解释来选择列。同时，列解码电路还负责将数据传入和传出存储器，因此列线也被称为位线，而行线用于选择整行（或字）的数据，所以被称为字线。
1.2 解码器设计
解码器电路可以方便地设计成与存储器阵列相同的风格（NOR/NAND）。例如，在一个 4×4 的 NOR ROM 中，行解码器必须实现两个地址位的四个功能，具体逻辑如下表所示：
| A0 | A1 | R0 | R1 | R2 | R3 |
| — | — | — | — | — | — |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 |
这里假设字线是高电平有效。所需的逻辑功能可以通过晶体管的 NOR 阵列来实现。
若要使用 NAND 阵列对四个字线进行解码，假设字线是低电平有效，四个所需的逻辑功能如下表所示：
| A0 | A1 | R0 | R1 | R2 | R3 |
| — | — | — | — | — | — |
| 0 | 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 |
列（位线）解码器不仅仅是一个组合逻辑电路，它还必须将数据（电压电平）传输到存储器阵列的位线以及从位线接收数据。这个功能可以通过 n - MOS 传输晶体管的二叉树来实现，例如，对于由两个列地址位 B0 和 B1 寻址的四个位线 C0、C1、C2 和 C3，其工作原理可以用相关电路来表示。
1.3 存储器分类
从广义上讲，存储器可以分为易失性和非易失性两类。易失性存储器只有在系统电源开启时才能保留其数据，常见的易失性存储器包括 SRAM 和 DRAM。非易失性存储器即使在电源关闭后仍能保留数据，如 ROM、PROM、EPROM 和 EEPROM 等。此外，还有一些可以电擦除和编程的非易失性存储器，如闪存、FRAM、MRAM 和 PCM。
1.4 相关练习题
以下是一些关于存储器设计和性能计算的练习题：
-
E11.1
：假设设计一个存储器芯片，其组织为 2N 行、2M 列，每个地址有 L 位。（1）用 N、M 和 L 表示所需的地址和数据引脚数；（2）如果每个地址存储 16 位数据，一个 100 Gb 的存储器芯片需要多少个引脚？
-
E11.2
：一个 1 Gb 的存储器芯片所需的最少引脚数是多少（包括 VDD、GND 和 CLK 引脚）？
-
E11.3
：考虑一个 1 Mb 的 SRAM，采用方形布局（1024×1024）。字线的寄生参数为 40 Ω/位和 10 fF/位，列线的寄生参数为 1 Ω/位和 8 fF/位。在不使用中继器的情况下，估算该存储器的访问时间。
-
E11.4
：对于一个 16 Mb 的 DRAM，采用方形布局（4096×4096）。字线的寄生参数为 60 Ω/位和 15 fF/位，列线的寄生参数为 1 Ω/位和 12 fF/位。确定必须插入到行线中的最少中继器数量，以使整体访问时间减少到小于 0.2 ns。
-
E11.5
：考虑一个具有 2X 位的 DRAM，Rw = 65 Ω/位，Cw = 20 fF/位，Rb = 0.5 Ω/位，Cb = 10 fF/位。确定最佳的布局（行数和列数），以使访问时间最小化。
2. 输入/输出和接口电路
2.1 概述
在数字集成电路中，除了前面提到的门、锁存器、触发器和存储元件的设计与分析外，还需要实现特殊的输入、输出和接口电路。输入电路需要有保护电路，以防止在处理过程中因静电放电（ESD）而损坏，同时还需要传输门来实现启用/禁用操作。输出引脚通常需要高电流输出驱动器和三态操作，以实现与总线的兼容性。接口电路则用于在不同电压下工作的电路之间进行电压电平转换。
2.2 输入静电放电保护
集成电路的输入引脚可能会受到来自人员、其他组件或携带数千伏电压的设备的静电放电影响。这些 ESD 事件可能发生在集成电路的制造、处理或产品组装过程中。人员通过与地毯、座椅和桌子的偶然接触，可能会产生高达约 1 μC 的静电电荷，随后处理集成电路时可能会引发类似于一个约 100 pF 电容（充电至约 1.5 kV）通过约 1.5 kΩ 电阻放电的 ESD 事件。这种放电可能会导致未受保护的 CMOS 电路出现多种器件故障机制，包括破坏性氧化物击穿、多晶硅熔化和丝状化以及金属接触尖峰或丝状化等。
因此，每个集成电路输入引脚都需要包含一个 ESD 保护网络。一个简单的 ESD 保护网络如下面的 mermaid 流程图所示：
graph LR
A[输入引脚] --> B[ESD保护网络]
B --> C[CMOS电路]
B --> D(D1二极管)
B --> E(Rs电阻)
B --> F(D2二极管)
B --> G(C1电容)
B --> H(C2电容)
该网络中的硅 p - n 二极管 D1 和 D2 用于钳位输入电压，使其满足不等式：
(-V_D \leq V_{IN}’ \leq V_{DD} + V_D)
其中，(V_D) 是二极管的导通电压（对于硅 p - n 结，大约为 0.7 V）。扩散硅区域中出现的串联电阻 (R_s) 承担了 (V_{IN} - V_{IN}’) 的电压差，因此是保护网络的必要组成部分。电容 C1 和 C2 与 p - n 结二极管相关联，它们与 (R_s) 一起形成一个积分器（低通滤波器），除了二极管的钳位作用外，还能降低输入电压的幅度。然而，这个低通滤波器也会限制输入信号的上升时间。
ESD 保护网络有很多种变体，例如，二极管可以用晶闸管或二极管连接的双极晶体管代替。由于这些双极器件相对较大，因此开发出了可以在键合焊盘下方制造的 ESD 保护网络，以节省芯片面积。
2.3 输入使能电路
在很多情况下，当不读取数据时，需要将输入与总线隔离开来，这可以通过插入一个传输门来实现。CMOS 传输门可以使用互补的 n - MOS 和 p - MOS 传输晶体管来构建，由于这个简单的电路需要互补的 ENABLE 和 (\overline{ENABLE}) 信号，因此通常会包含一个反相器。
2.3.1 CMOS 传输门的工作原理
考虑一个由四个晶体管组成的 CMOS 传输门电路：
- 当 (V_{ENABLE} = 0) 时，p - MOS 晶体管的栅极电压为 (V_{DD})。对于 n - MOS 晶体管，(V_{GSN} = V_{IN})，在 (0 \leq V_{IN} \leq V_{DD}) 的任何输入电压范围内，该器件都将截止。p - MOS 晶体管在这个输入范围内也将截止，因为 (V_{GSN} = V_{DD} - V_{IN})。因此，当 (V_{ENABLE} = 0) 时，传输门处于“关闭”状态，将输入和输出节点彼此隔离。
- 当 (V_{ENABLE} = V_{DD}) 时，传输门被启用，将输入的电压传递到输出节点。假设在准静态条件下，电流足够小，使得 (V_{OUT} \approx V_{IN})，即 (V_{DSN} \approx V_{DSP} \approx 0)。对于 n - MOS 晶体管，(V_{GSN} = V_{DD} - V_{IN})，如果 (V_{IN} \leq V_{DD} - V_{TN})，该器件将处于线性状态；如果 (V_{IN} \geq V_{DD} - V_{TN})，则将截止。对于 p - MOS 晶体管，(V_{GSP} = V_{IN})，如果 (V_{IN} \geq -V_{TP})，该器件将处于线性状态；如果 (V_{IN} \leq -V_{TP})，则将截止。这导致传输门的操作分为三个区域，如下表所示：
| 区域 | 电压条件 | n - MOS 模式 | p - MOS 模式 |
| — | — | — | — |
| 1 | (V_{IN} \leq -V_{TP}) | 线性 | 截止 |
| 2 | (-V_{TP} \leq V_{IN} \leq V_{DD} - V_{TN}) | 线性 | 线性 |
| 3 | (V_{DD} - V_{TN} \leq V_{IN}) | 截止 | 线性 |
下面分别对这三个区域进行详细分析：
-
区域一：n - MOS 线性和 p - MOS 截止
在这个区域中，n - MOS 处于线性状态，p - MOS 截止。对于线性的 n - MOS 晶体管，其电流公式为：
(I_D = K_N (V_{DD} - V_{IN} - V_{TN}) V_{DS} - \frac{1}{2} V_{DS}^2)
n - MOS 晶体管的“导通”电阻为：
(R_{ONN} = \frac{1}{K_N (V_{DD} - V_{IN} - V_{TN})})
由于 p - MOS 器件截止，传输门的整体“导通”电阻等于 n - MOS 晶体管的电阻：
(R_{ON} = \frac{1}{K_N (V_{DD} - V_{IN} - V_{TN})})
-
区域二：n - MOS 线性和 p - MOS 线性
在这个区域中，两个晶体管都处于线性状态。按照上述相同的推理，n - MOS 和 p - MOS 晶体管的“导通”电阻分别为：
(R_{ONN} = \frac{1}{K_N (V_{DD} - V_{IN} - V_{TN})})
(R_{ONP} = \frac{1}{K_P (V_{IN} + V_{TP})})
这两个电阻并联，因此传输门的整体“导通”电阻为：
(R_{ON} = \left[\frac{1}{K_N (V_{DD} - V_{IN} - V_{TN})} + \frac{1}{K_P (V_{IN} + V_{TP})}\right]^{-1})
-
区域三：n - MOS 截止和 p - MOS 线性
在这个区域中，只有 p - MOS 晶体管导通，因此传输门的“导通”电阻为：
(R_{ON} = \frac{1}{K_P (V_{IN} + V_{TP})})
传输门在 (V_{ENABLE} = V_{DD}) 时的整体“导通”电阻特性为：
(R_{ON} =
\begin{cases}
\frac{1}{K_N (V_{DD} - V_{IN} - V_{TN})}, & 0 \leq V_{IN} \leq V_{DD} - V_{TN} \
\left[\frac{1}{K_N (V_{DD} - V_{IN} - V_{TN})} + \frac{1}{K_P (V_{IN} + V_{TP})}\right]^{-1}, & -V_{TP} \leq V_{IN} \leq V_{DD} - V_{TN} \
\frac{1}{K_P (V_{IN} + V_{TP})}, & V_{DD} - V_{TN} \leq V_{IN} \leq V_{DD}
\end{cases})
在对称传输门的特殊情况下，即 (K_N = K_P) 且 (V_{TN} = V_{TP}) 时，传输门在区域二的“导通”电阻是恒定的。
2.3.2 实例分析
下面通过两个实例来进一步说明 CMOS 传输门的“导通”电阻计算：
-
例 12.1：非对称 CMOS 传输门
计算图 12.5 所示的 CMOS 传输门在 (V_{ENABLE} = 2.5V) 时，作为 (V_{IN}) 函数的“导通”电阻。
解：“导通”电阻由以下公式给出：
(R_{ON} =
\begin{cases}
\frac{1}{400\mu A/V^2 (2.5 - V_{IN} - 0.5)}, & 0 \leq V_{IN} \leq 2.0 \
\left[\frac{1}{400\mu A/V^2 (2.5 - V_{IN} - 0.5)} + \frac{1}{300\mu A/V^2 (V_{IN} + 0.5)}\right]^{-1}, & 0.5 \leq V_{IN} \leq 2.0 \
\frac{1}{300\mu A/V^2 (V_{IN} + 0.5)}, & 2.0 \leq V_{IN} \leq 2.5
\end{cases})
这个特性如图 12.6 所示。在这个非对称电路中，由于 p - MOS 晶体管较弱，当 (V_{IN} = V_{DD} + V_{TP}) 时，可获得最大“导通”电阻。
-
例 12.2：对称 CMOS 传输门
计算图 12.7 所示的传输门在 (V_{ENABLE} = 2.5V) 时的“导通”电阻特性。在对称的 CMOS 传输门中，由于 (K_N = K_P) 且 (V_{TN} = V_{TP})，其“导通”电阻在区域二是恒定的。具体计算过程可根据前面推导的公式进行。
通过以上对数字存储器和解码器以及输入/输出和接口电路的详细介绍，我们可以更深入地了解数字集成电路中这些关键部分的工作原理和设计方法。在实际应用中，根据具体的需求和场景，合理选择和设计这些电路，能够提高数字系统的性能和可靠性。
3. 输入输出和接口电路的应用与优化
3.1 ESD 保护网络的优化思路
虽然简单的 ESD 保护网络能提供基本的静电放电保护，但在实际应用中，为了更好地适应不同的电路需求和节省芯片面积，需要对其进行优化。以下是一些常见的优化方法：
-
器件替换
：可以将传统的二极管替换为晶闸管或二极管连接的双极晶体管。这些器件在某些情况下能够提供更好的保护性能，但需要注意其尺寸较大的问题。
-
集成设计
：开发在键合焊盘下方制造的 ESD 保护网络，这样可以有效节省芯片面积，提高芯片的集成度。
3.2 CMOS 传输门的应用场景
CMOS 传输门由于其双向导通的特性，在数字电路中有广泛的应用，以下是一些常见的应用场景：
-
数据隔离
：当不读取数据时，通过控制传输门的开关状态，将输入与总线隔离开来，避免数据干扰。
-
信号传输
：在需要传输信号的电路中，传输门可以将输入信号准确地传递到输出端，实现信号的有效传输。
3.3 存储器性能优化策略
为了提高存储器的性能，如减少访问时间、降低功耗等，可以采取以下优化策略：
-
中继器插入
：在一些大型存储器中，如 16 Mb 的 DRAM，通过在字线中插入中继器，可以有效减少寄生电阻和电容的影响，从而降低访问时间。具体操作步骤如下：
1. 确定存储器的布局和寄生参数，如字线的电阻和电容。
2. 根据访问时间的要求，计算需要插入的中继器数量。
3. 在字线的合适位置插入中继器，并进行测试和调整。
-
布局优化
：对于 DRAM 等存储器，通过合理设计行数和列数，可以优化其布局，从而减少访问时间。具体步骤如下：
1. 确定存储器的总位数和寄生参数。
2. 建立访问时间与行数和列数的关系模型。
3. 通过求解模型，找到使访问时间最小化的行数和列数组合。
4. 综合案例分析
4.1 存储器设计案例
假设要设计一个 100 Gb 的存储器芯片，每个地址存储 16 位数据。根据前面的知识，我们可以进行如下设计：
-
确定地址和数据引脚数
：
- 设存储器有 2N 行、2M 列，每个地址有 L 位。已知总位数为 100 Gb，每个地址存储 16 位数据，则总地址数为 (100G / 16)。
- 因为总地址数为 (2^{N + M})，所以可以通过计算确定 N 和 M 的值。
- 地址引脚数为 (N + M)，数据引脚数为 L = 16。
-
选择存储器类型
：根据实际需求和性能要求，选择合适的存储器类型，如 SRAM 或 DRAM。如果对访问速度要求较高，可以选择 SRAM；如果对存储容量要求较大且对成本敏感，可以选择 DRAM。
4.2 输入输出电路设计案例
在一个数字系统中，需要设计一个输入输出接口电路，以实现与外部设备的通信。具体设计步骤如下：
-
输入电路设计
：
- 设计 ESD 保护网络，选择合适的二极管、电阻和电容参数，确保能够有效防止静电放电对电路的损坏。
- 插入传输门，实现输入与总线的隔离和信号的传输。
-
输出电路设计
：
- 设计高电流输出驱动器，确保能够提供足够的电流驱动外部设备。
- 实现三态操作，使输出引脚能够与总线兼容。
5. 总结与展望
5.1 知识总结
通过对数字存储器和解码器以及输入/输出和接口电路的学习，我们了解了以下关键知识：
- 数字存储器的基本结构和寻址方式，包括行解码器和列解码器的工作原理。
- 存储器的分类，如易失性和非易失性存储器，以及各自的特点和应用场景。
- 输入输出和接口电路的设计方法，包括 ESD 保护网络、传输门和输出驱动器的设计。
- 存储器性能优化和输入输出电路应用的策略和方法。
5.2 未来发展趋势
随着数字技术的不断发展，存储器和输入输出接口电路也将不断演进。未来的发展趋势可能包括：
-
更高的存储密度
：随着工艺技术的进步，存储器的存储密度将不断提高，以满足日益增长的数据存储需求。
-
更快的访问速度
：为了提高数字系统的性能，存储器的访问速度将不断加快，同时输入输出接口电路的传输速度也将得到提升。
-
更低的功耗
：在移动设备和物联网等领域，对低功耗的需求越来越高，因此存储器和输入输出接口电路的功耗将不断降低。
总之，数字存储器和输入输出接口电路是数字系统中不可或缺的重要组成部分，深入了解它们的工作原理和设计方法，对于提高数字系统的性能和可靠性具有重要意义。在未来的研究和实践中，我们需要不断探索和创新，以适应数字技术的快速发展。
以下是一个总结数字电路关键技术的表格：
| 技术领域 | 关键知识点 | 应用场景 |
| — | — | — |
| 数字存储器 | 基本结构、寻址方式、分类 | 处理器、显示器、输入/输出设备 |
| 解码器 | NOR/NAND 阵列设计、列解码器功能 | 存储器寻址 |
| ESD 保护网络 | 二极管钳位、低通滤波 | 集成电路输入引脚 |
| CMOS 传输门 | 双向导通、工作区域分析 | 数据隔离、信号传输 |
| 存储器优化 | 中继器插入、布局优化 | 提高存储器性能 |
最后，通过下面的 mermaid 流程图展示数字系统中存储器和输入输出接口电路的整体关系：
graph LR
A[数字系统] --> B[存储器]
A --> C[输入输出接口电路]
B --> D[行解码器]
B --> E[列解码器]
B --> F[存储单元]
C --> G[ESD保护网络]
C --> H[传输门]
C --> I[输出驱动器]
通过以上内容，我们对数字电路中的存储器与输入输出接口技术有了全面而深入的了解，并且掌握了相关的设计和优化方法。在实际应用中，我们可以根据具体需求，灵活运用这些知识，设计出高性能、可靠的数字系统。
扫一扫
775
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
