ZYNQ开发实战：Vivado与Vitis协同实现FPGA程序固化全流程

1. 为什么你的ZYNQ程序一断电就“失忆”？从启动流程说起

很多刚开始玩ZYNQ的朋友都遇到过这个头疼的问题：在Vitis里调试得好好的程序，一旦给开发板断电再上电，程序就没了，一切又回到了原点。这感觉就像辛辛苦苦写的日记，第二天醒来发现本子一片空白，非常打击积极性。其实，这背后的原因很简单：我们一直在用“调试模式”运行程序。在这种模式下，程序是直接加载到开发板的DDR内存里运行的，而DDR是易失性存储器，一断电，里面的数据自然就消失了。

要让程序“记住”自己，实现上电自启动，我们就需要把程序固化到一种叫做非易失性存储器的芯片里。这就像把程序从“临时宿舍”（DDR）搬进一个“永久住所”（比如QSPI Flash或SD卡）。下次一上电，系统就会自动从这个“永久住所”里把程序请出来运行。

那么，ZYNQ这个复杂的“双核大脑”（PS处理器系统 + PL可编程逻辑）是怎么知道自己该从哪里“请”程序呢？这就得理解它的启动流程，理解了流程，你才能明白我们需要准备哪些“文件”来引导它。简单来说，ZYNQ上电后的启动是一场精心安排的“接力赛”：

1. 第一棒：BootROM（芯片内置的“本能”）。ZYNQ芯片一上电，最先动起来的是固化在芯片内部ROM里的一小段不可修改的程序，这就是BootROM。它的任务很基础但很关键：初始化最核心的硬件（比如CPU、时钟），然后去检查几个预设好的“信箱”（比如QSPI Flash、SD卡、NAND Flash），看看哪个“信箱”里有下一棒选手——FSBL。
2. 第二棒：FSBL（第一级引导加载程序，我们亲手打造的“领航员”）。BootROM找到并加载的，就是我们即将要生成的FSBL.elf文件。FSBL是启动流程中第一个由我们开发者创建的程序，它的任务就重多了：
   • 继续初始化更复杂的硬件，比如DDR内存控制器。
   • 加载PL的“人格”——FPGA的比特流文件（.bit）。这一步就是把我们设计的硬件逻辑（比如自定义的IP核、加速器）配置到FPGA里，让PL“活”起来。
   • 从存储介质里找到并加载第三棒选手——我们的应用程序（比如hello_world.elf）或者更复杂的引导程序（如U-Boot）。
3. 第三棒：我们的应用程序或操作系统。FSBL把控制权交出来，我们的主程序终于开始运行，或者由U-Boot继续引导启动Linux系统。

所以，要实现程序固化，我们核心要做的就是：准备好FSBL、FPGA比特流和应用程序这三个文件，并把它们按照ZYNQ能识别的格式，打包成一个完整的“启动镜像”，烧写到非易失性存储器里。 接下来的所有操作，都是围绕这个目标展开的。

2. 硬件舞台搭建：在Vivado里为固化做好准备

理解了“接力赛”的规则，我们就要开始搭建比赛的“场地”和准备“接力棒”了。第一步就是在Vivado里完成硬件设计，并生成最关键的两个文件：用于配置PL的.bit文件和描述整个硬件平台的.xsa文件。

2.1 创建并配置ZYNQ处理器系统（PS）

打开Vivado，创建一个新项目，选择好你的ZYNQ芯片型号（比如XC7Z020-CLG400），这些基础步骤我就不赘述了。项目创建好后，我们进入Block Design界面，这是图形化搭建系统的核心。

1. 添加ZYNQ IP核：在Diagram窗口里，点击“+”号或者按快捷键Ctrl+I，搜索“ZYNQ”，找到“ZYNQ7 Processing System”并双击添加。一个代表ZYNQ PS部分的图标就出现在设计中了。
2. 运行自动连接：先别急着配置，直接点击Diagram窗口上方提示的“Run Block Automation”。Vivado会很智能地帮我们把ZYNQ IP核的FCLK_CLK0（时钟）和FCLK_RESET0_N（复位）这些基础信号自动连好，省去我们手动连线的麻烦。
3. 关键配置：打开固化必需的“大门”。双击ZYNQ IP核图标，打开重配置窗口。这里选项很多，但对