[makefile]$@、$^ make -C

最新推荐文章于 2026-03-24 20:03:05 发布
转载 最新推荐文章于 2026-03-24 20:03:05 发布 · 2.1k 阅读 · 12 ·
本内容遵循CC 4.0 BY-SA版权协议
原文链接：https://blog.csdn.net/qu1993/article/details/88871799
标签
#makefile
本文深入探讨了Makefile中的高级用法，包括$@、$^等特殊变量的含义及应用，解释了如何通过-C参数指定源码目录进行make操作，以及如何返回当前目录继续执行Makefile，为读者提供了理解和运用Makefile的实用指南。

$@ ：表示规则中的目标文件集。在模式规则中，如果有多个目标，那么， $@ 就是匹配于目标中模式定义的集合。

$^    ：所有的依赖目标的集合。以空格分隔。如果在依赖目标中有多个重复的，那个这个变量会去除重复的依赖目标，只保留一份。

 

当make的目标为all时，-C $(KDIR) 指明跳转到源码目录下读取那里的Makefile；M=$(PWD) 表明然后返回到当前目录继续读入、执行当前的Makefile。

 

其中$(MAKE) -C $(SRC_DIR)是到对应的子目录下执行make，使用$(MAKE)是为了方便以后可以添加适当的make参数，-C参数是在进入或者退出目录时打印出来。

 

参考链接：

https://blog.csdn.net/qq_37863891/article/details/90573648

makefile
数字人生
01-20 1406
makefile使用
在makefile文件中，@$符号代表什么意思？
wqc02的专栏
01-23 6690
archclean:           @$(MAKEBOOT)   clean 或者 checkbin:           @   /bin/ture           @   true 这里面 @$和@代表着什么意思啊？   $(MAKEBOOT)     是变量   MAKEBOOT   的值， @表示在make时不输出make的信息（类似Windows下的echo
驱动模块Makefile解析
farsightliuht的专栏
09-15 1388
 作者：王劲南,华清远见嵌入式学院讲师。先看一下代码ifeq ($(KERNELRELEASE),)        KERNELDIR ?= /home/linux/linux-2.6.22.6        PWD := $(shell pwd)        modules:                $(MAKE) -C $(KERNELDIR) M=$(PW
Makefile:自动化变量 $@，$^，$＜，$?
五山口老法师
07-24 1411
Makefile有三个非常有用的变量。分别是$@，$^，$<代表的意义分别是： $@ 表示目标文件 $^ 表示所有的依赖文件 $< 表示第一个依赖文件 如果我们使用上面三个变量，那么我们可以简化我们的Makefile文件为： # 这是简化后的Makefile main：main.o mytool1.o mytool2.o gcc -o $@ $^ main.o：main.c mytool1.h mytool2.h gcc -c $< mytool1.o：mytool1.c
MakeFile中的@与$的作用
热门推荐
迪迦 • 奥特曼
08-08 1万+
‘@’ 符号的使用 通常makefile会将其执行的命令行在执行前输出到屏幕上。如果将‘@’添加到命令行前，这个命令将不被make回显出来。 例如：@echo --compiling module----; // 屏幕输出 --compiling module---- echo --compiling module----; // 没有@ 屏幕输出echo --compiling mod...
Makefile中的$@, $^, $＜ , $?, $%, $+, $*
u011029104的专栏
08-17 6203
1、$@ 表示目标文件$^ 表示所有的依赖文件$< 表示第一个依赖文件表示比目标还要新的依赖文件列表$% 仅当目标是函数库文件中，表示规则中的目标成员名。例如，如果一个目标是“foo.a(bar.o)”，那么，“$%”就是“bar.o”，“$@”就是“foo.a”。如果目标不是函数库文件（Unix下是[.a]，Windows下是[.lib]），那么，其值为空。$+ 这个变量很像“$^”，也是所有依赖目标的集合。只是它不去除重复的依赖目标。
Makefile常用函数说明
chenxijie1985的专栏
03-02 480
Makefile 常用关键字： 1、.PHONY： Makefile文件： .PHONE: clean clean: rm *.o 当Makefile文件所在目录存在clean文件，而.PHONE：clean又没添加，则执行make clean是无效的，所以".PHONY：clean"就是保证即使目录下有文件名为clean的文件，也能正常执行make clean。 ​​​2、all：的作用 $(TARGET):libADT.a $(CC) S(cFLAGS) S(LDF...
【Linux】自动化构建-make/Makefile
最新发布
2302_81083101的博客
03-24 405
make：是一个命令makefile：一个文件make是一个命令行工具，其核心功能是根据预先定义的规则，自动操作。就比如我们提前预设好的一个流程，然后通过make去完成。makefile是一个文本文件，其就好比如我们的流程图，其中设定好了我们要操作的内容。其是make的操作手册。通过make来调用makefile文件，然后过程的实现在makefile文本文件中写。
make 命令与 Makefile 文件的编写
Xzq210509的博客
03-05 338
我们可以把常用的东西定义成变量，用$(变量名)来提取。
$(MAKE) -C $(KERNELDIR) M=`pwd` modules
9527的博客
03-15 4107
$(MAKE) -C $(KERNELDIR) M=`pwd` modules 在FL2440资料的LED驱动编程的编译makefile里面看到这样一句话，-C是表示进入$(KERNELDIR)目录执行makefile，而M不是makefile的选项，是内核根目录下的Makefile中使用的变量，modules是Makefile中的目标。 先插讲解析`pwd`，反引号：`pwd` 等同于 ...
Makefile中关于make的嵌套执行（ $(MAKE) -C subdir ）
主要记录嵌入式学习与开发过程。
07-06 3995
以下内容源于C语言中文网的学习与整理，如有侵权请告知删除。
makefile中的$@、$＜ 和 $^
qq_43352163的博客
11-06 2037
自动变量含义典型用途$@当前目标文件的名称生成目标文件$<第一个依赖文件的名称编译源文件生成目标文件$^所有依赖文件的名称列表链接所有依赖文件生成目标文件。
嵌套执行MAKE $(MAKE) -C subdir
好习惯成就伟大
12-13 1万+
subsystem:             cd subdir &amp;&amp; $(MAKE) 其等价于：     subsystem:             $(MAKE) -C subdir 这句是Makefile的规则：这里的$(MAKE)就相当于make，-C 选项的作用是指将当前工作目录转移到你所指定的位置。 =============================...
嵌入式系统中嵌套Makefile的编写
niepangu的专栏
02-09 3755
嵌入式系统中Makefile的作用不言而喻，下面我写一下嵌套Makefile的编写。 实验环境】 Ubuntu 8.10发行版、gcc等工具  我们要创建的目录结构如下： 一、创建顶层目录 我们首先在用户目录下创建一个makefileTest的文件夹： #cd /home/linux/           #mkdir makefileTest #cd makefile
Makefile的编写及四个特殊符号的意义@、$@、$^、$
diedai7174的博客
07-08 1048
https://www.cnblogs.com/sky-heaven/p/9450435.html Makefile一般的格式是： target:components rule 一、@ 这个符...
Makefile中的$@, $^, $&lt； , $ , $%, $+, $
2401_85014997的博客
05-17 2010
@ 表示目标文件$^ 表示所有的依赖文件$< 表示第一个依赖文件表示比目标还要新的依赖文件列表%”就是“bar.o”，“$@”就是“foo.a”。如果目标不是函数库文件（Unix下是[.a]，Windows下是[.lib]），那么，其值为空。这个变量很像^”，也是所有依赖目标的集合。只是它不去除重复的依赖目标。KaTeX parse error: Undefined control sequence: \* at position 1: \̲*̲ 这个变量表示目标模式中“%”…
Makefile的几个简单示例
pengdonglin137的专栏
03-01 3448
word下载：点击打开链接   一、只有一个.c文件时的Makefile书写     main.c   #include int main(void) { printf("Makefile\n"); return 0; }   Makefile CFLAGS=-Wall CC=gcc main:main.o $(CC) $(CFLAGS) ma
06makefile学习之三个自动变量($@,$^,$＜)，模式规则和静态模式规则
weixin_44517656的博客
10-25 3953
06makefile学习之三个自动变量(@,@,@,^,$<)和模式规则 注：%表示代表一个或者多个字符。 1 三个自动变量 1）@：表示规则的目标，并且只能出现在命令中，不能出现在规则第一行中。2）@：表示规则的目标，并且只能出现在命令中，不能出现在规则第一行中。 2）@：表示规则的目标，并且只能出现在命令中，不能出现在规则第一行中。2）^：表示规则的所有依赖条件，用列表存储，若有重复则删除重复。 3）$<：表示规则的一个依赖条件。若改变量应用在模式规则中，它的值将为依次从列表取出的值。 例如
多目标规则在 Makefile 中的应用与示例
adam2021的博客
03-30 780
多目标规则在 Makefile 中的应用与示例
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值