1.VHDL的基础知识

最新推荐文章于 2026-05-14 06:19:34 发布

原创

最新推荐文章于 2026-05-14 06:19:34 发布 · 1.1w 阅读

1.2.数据对象（Date Objects）

1.VHDL语言基础

VHDL 概概述：

VHDL VHSIC Hardwarter Description Language
Very High speed integrated circuit

VHDL 是美国国防部在20世世纪纪80 年代初为实现其高速集成电路硬件VHSIC计计划提出的描述语言;
IEEE 从1986 年开始致力于于VHDL 标准化工作，融合了其它ASIC 芯片制造商开发的硬件描述语言的优点，于93 年形成了标准版本（（IEEE.std_1164））。
1995年，我国国家技术监督局推荐VHDL做做为电子设计自动化硬件描述语言的国家标准。

VHDL的优点：

覆盖面广，系统硬件描述能力强，是一个多层次的硬描述语言;
VHDL 语言具有良好的可读性，既可以被计算机接受，也容易被人们所理解;
VHDL 语言可以与工艺无关编程;
VHDL 语言已做为一种IEEE 的工业标准，便于使用、交流和推广。

1.1.标识符（Identifiers）

标识符用来定义常数、变量、信号、端口、子程序或参数的名字，由字母母（A~Z，a~z）、数字（0~9）和下划线线（_）字符组成。

要求：

首字符必须是字母
末字符不能为下划线
不允许出现两个连续的下划线
不区分大小写
VHDL定义的保留字（关键字），不能用作标识符
标识符字符最长可以是可以是32个字符。

注意：注释由两个连续的虚线（ -- ）引导

关键字（保留字）：

关键字（（keyword））是是VHDL中具有特别含义的单词，只能做为固定的用途，用户不能用其做为标识符。

如： ABS， ACCESS ， AFTER ， ALL ， AND ， ARCHITECTURE， ARRAY ， ATTRIBUTE ， BEGIN， BODY ， BUFFER ， BUS ， CASE ， COMPONENT ， CONSTANT ， DISCONNECT ， DOWNTO ， ELSE，，ELSIF ， END ， ENTITY ， EXIT ， FILE ， FOR ， FUNCTION， GENERIC ， GROUP ， IF ， INPURE ， IN ，INOUT ， IS ， LABEL， LIBRARY ， LINKAGE ， LOOP ， MAP ， MOD ， NAND ， NEW ， NEXT，，NOR ， NOT ， NULL ， OF ， ON ， OPEN ， OR ， OTHERS ， OUT， PACKAGE ，， POUT ，， PROCEDURE ， PROCESS ， PURE ， RANGE ， RECODE ， REM ， REPORT ， RETURN ， ROL ， ROR ， SELECT， SHARED ， SIGNAL ， SLA ， SLL ， SRA ， SUBTYPE ， THEN， TRANSPORT ， TO ，， TYPE ， UNAFFECTED ， UNITS ， UNTIL ， USE， VARIABLE ， WAIT ， WHEN ， WHILE ， WITH ，XOR ， XNOR。