FPGA课程—VHDL设计 作业

基于Quartus13.0的EDA课程的Verilog代码 2. 基本要求 （1）根据图 1 分析一辆车进入停车场时两个传感器 ab 依次产生的信号序列及对应的状态； （2）设计一个有限状态机 FSM，根据两个传感器信号，确定是否有车辆进入停车场，考虑 可能有行人干扰或其他非正常状况。当检测到一辆车真正进入停车场时（以车辆尾部离 开传感器为准），计数器加 1。使用开关模拟两个传感器信号，用一个 7 段数码管显示 进入停车场的车辆数。选择合适的时钟频率，电路应具有复位控制。 3. 提高部分 在基本要求基础上，设计一个有限状态机 FSM，当检测到车辆进入或离开停车场时， 计数器加 1 或减 1（假设停车场只有一个出入口），用一个 7 段数码管显示停车场里停留 的车辆数。