16、超低功耗亚阈值 SRAM 单元设计与工作负载驱动的电源域分区

超低功耗亚阈值 SRAM 单元设计与工作负载驱动的电源域分区

超低功耗亚阈值 SRAM 单元设计

在 MOSFET 中，当栅极输入电压降至阈值电压以下时，器件电流会呈指数级依赖于栅极电压与阈值电压的差值。亚阈值存储器最早于 2004 年被提出。普渡大学的研究小组指出，标准 6T SRAM 在工艺变化下的操作存在问题。

2007 年，Kim 团队引入了标准 8T SRAM 单元，利用反向短沟道效应（RSCE），使其能在低至 200mV 的电压下工作。在大多数现代工艺中，增加晶体管长度会降低阈值电压（VTH）直至达到最小值。通过使用具有最小 VTH 长度沟道的访问晶体管，可增加写入电流，实现与升压字线相同的写入裕度。此外，标准 8T 拓扑结构通过额外的读取路径晶体管将单元节点与位线解耦，使读取模式下的静态噪声容限（SNM）与保持模式下相等。在写入时对单元的电源电压进行门控，可实现低电压下的写入 SNM。

2008 年，Chandrakasan 团队提出了一种标准 8T 单元，通过外围修改实现了更高的密度和低电压操作。与 10T 单元相比，8T 单元面积减少了 30%。“零泄漏”读出方案在行未选中时将读出晶体管的源极提升至 VDD，最小化漏极诱导势垒降低（DIBL）泄漏，几乎消除了泄漏。通过使用差分传感方案消除全局变化，进一步改善了读取性能。

亚阈值和近阈值设计正迅速成为超低功耗系统的热门选择。然而，标准 6T 或 8T SRAM 在亚阈值或近阈值电压下无法正常工作，主要是由于低电压下工艺变化导致静态噪声容限下降和器件电流剧烈波动。因此，提出了一种新的 9T SRAM 单元设计，可在低至 200mV 的电压下实现完整功能。该设计采用基本技术改善读写裕度，并允许在单条