大家好，我是老张。
上篇讲了高速SPI走线的三板斧。今天聊一个画板子最容易出大问题的地方：DC-DC开关电源的Layout。
DC-DC是板子上最吵闹的住户。它内部有开关管以几百kHz到几MHz的频率高速通断，电流在极短时间内从零跳到几安培。如果Layout不对，它会把噪声辐射到整块板子上——模拟传感器被干扰、无线模块灵敏度下降、MCU偶尔复位。而且用万用表量电压都是对的，示波器一看全是毛刺。
我做过的项目里，至少有三成的EMC问题根源在DC-DC Layout。今天这篇用一条黄金法则把DC-DC Layout讲透，文末附检查清单。
目录
一、DC-DC Layout的黄金法则
输入回路面积必须最小化。
DC-DC工作时，输入电容、芯片内部的高端开关管、低端开关管（或续流二极管）、地平面之间形成一个高频脉冲电流回路。这个回路的电流在开关切换瞬间从零跳到峰值再跳回零，波形接近方波，包含丰富的高次谐波。
根据电磁场理论，一个电流回路的辐射强度正比于回路面积和电流变化率的乘积。DC-DC的电流变化率极高（纳秒级跳变），如果回路面积大，辐射强度就大。
黄金法则：DC-DC的输入高频电流回路，围成的物理面积必须尽可能小。
二、输入回路怎么画？
第一步：先认出这个回路
以最常见的降压型DC-DC为例（比如MP2315、TPS5430）：
输入回路是：输入电容正极 → 芯片VIN引脚 → 芯片内部高端MOS管 → SW引脚 → 芯片内部低端MOS管（同步整流）或外部续流二极管 → GND → 回到输入电容负极。
这个回路里流的是脉冲电流，开关管导通时电流从输入电容经高端MOS管给电感充电，开关管断开时电流路径切换到低端MOS管或续流二极管续流。每次切换都是纳秒级的跳变。
第二步：输入电容紧贴芯片VIN和GND引脚
输入电容（通常是10μF陶瓷电容+0.1μF陶瓷电容并联）必须紧贴芯片的VIN引脚和GND引脚。电容焊盘和芯片焊盘之间直接走粗线，长度控制在2mm以内。
这颗电容是高频脉冲电流的“本地水源”。开关管导通时，它瞬间释放电流给芯片；开关管断开时，它瞬间吸收电感的续流电流。如果电容离芯片太远，脉冲电流要走长线才能到芯片，围成的回路面积大，辐射就大。
第三步：电容的GND焊盘直接多过孔到地平面
输入电容的GND焊盘，立刻、就地、直接打至少两个过孔到地平面。不要走一段线再打过孔。过孔提供低阻抗回路，保证回流路径紧贴输入路径走，回路面积最小。
第四步：续流二极管的处理（非同步整流）
如果DC-DC是异步整流（比如老式的MC34063），外部续流二极管的Layout同样关键。二极管阴极接SW引脚，阳极接GND。二极管要紧贴芯片SW引脚和GND引脚，越近越好。续流回路流过的同样是高频大电流脉冲。
三、输出回路和电感摆放
输出回路相对宽容，但不要作死
输出回路由电感、输出电容、负载组成。因为电感本身会平滑电流，输出回路的电流波形接近直流加一个小三角波，高频成分远少于输入回路。输出电容的摆放位置相对灵活一些，但仍然要紧贴电感，回路面积尽量小。
电感的摆放
电感一端接芯片的SW引脚，另一端接输出电容和负载。SW引脚和电感之间的走线尽量短粗——SW是方波节点，电压在0V和VIN之间快速跳变，这是整个DC-DC电路里辐射最强的节点。
SW走线要短、要粗，但要避免用大面积铜皮。因为大面积铜皮会增加SW节点的寄生电容，开关损耗增加，效率下降。SW走线刚好够用就行，一般走线宽度满足电流要求即可，不要额外铺大铜皮。
电感下方要不要铺地铜皮？
这取决于芯片数据手册的建议。有些DC-DC建议电感下方不铺地铜皮，避免电感漏磁在地铜皮上产生涡流损耗。有些则建议铺铜帮助散热。没有明确建议时，老张的习惯是电感下方不铺铜，或者在电感下方只保留地铜皮但把铜皮和地平面之间的过孔减少，让涡流路径阻抗增大，降低涡流损耗。
四、反馈节点——最敏感的模拟信号
DC-DC的输出电压由反馈电阻分压后送入FB引脚。FB引脚是芯片内部误差放大器的输入端，对噪声极其敏感。
FB走线规则：
反馈分压电阻（R1和R2）紧贴FB引脚放置，走线越短越好
FB走线远离SW节点、电感、和任何脉冲电流走线
FB走线不要和SW走线并行
必要时用地线包裹FB走线
如果FB引脚耦合到了SW的方波噪声，芯片会把这个噪声当成输出电压的纹波来“纠正”，导致输出不稳甚至振荡。
五、DC-DC远离模拟区和射频区
物理隔离
DC-DC区域应该放在板子的一个角落，远离模拟传感器、运放、ADC前端、射频天线、晶振。至少保持1cm以上的距离，如果板子空间充裕，保持2cm以上。
DC-DC的SW节点和电感是辐射大户，辐射强度随距离的平方衰减。拉开距离是最有效的隔离手段。
磁珠隔离电源
如果DC-DC给模拟电路供电，在DC-DC输出端和模拟电路的电源输入之间串一个磁珠，再加一颗电容到地，组成LC滤波器。磁珠选择在DC-DC开关频率及其谐波频率处阻抗高的型号。
注意磁珠的额定电流必须大于模拟电路的实际电流。如果电流过大磁珠饱和，阻抗大幅下降，等于白加。
屏蔽
如果板子空间有限，DC-DC无法远离敏感区域，可以考虑加屏蔽罩。用金属屏蔽罩扣在DC-DC电路上方，屏蔽罩四周接地。屏蔽罩对近场辐射有很好的抑制效果。
六、翻车实录：DC-DC干扰无线模块
早年画过一块手持设备，板子右侧是ESP32模组和PCB天线，左侧是DC-DC把锂电池升压到5V。Layout时DC-DC和模组距离约1.5cm，老张觉得够远了。
样板回来，WiFi信号在空旷环境下信号强度比开发板低了大约10dBm，连接距离明显缩短。用近场探头一测，DC-DC的SW节点和电感在2.4GHz频段有宽带噪声，能量虽然不大但距离天线太近，导致接收灵敏度下降。
改版时做了三件事：
-
DC-DC移到板子最远端，离天线区域3cm以上
-
DC-DC区域周围用一圈地过孔包围，形成局部屏蔽
-
天线匹配电路和天线走线远离DC-DC区域
改版后信号强度恢复正常。从此老张定了一条规矩：DC-DC离射频天线至少3cm，中间用地过孔排隔开。
七、DC-DC Layout速查卡
元件摆放顺序：
输入电容紧贴芯片VIN和GND引脚
输出电容紧贴电感输出端
电感紧贴芯片SW引脚
反馈电阻紧贴FB引脚
走线规则：
输入回路面积最小化，输入电容GND焊盘直接多过孔到地平面
SW走线短而粗，不额外铺大铜皮
FB走线远离SW和电感，必要时地线包裹
输出回路面积尽量小，电感到输出电容走线短粗
布局规则：
DC-DC放板子一角，远离模拟区和射频区
离射频天线至少3cm，中间用地过孔排隔开
给模拟供电时输出端加磁珠+电容滤波
电感下方是否铺铜参考数据手册，没有明确建议时不铺
八、DC-DC Layout检查清单
输入回路检查
输入电容是否紧贴芯片VIN和GND引脚，距离小于2mm？
输入电容GND焊盘是否直接多过孔到地平面？
高频电流回路围成的面积是否肉眼可见地小？
SW节点检查
SW走线是否尽量短粗，没有过长过细？
SW走线是否没有不必要的大面积铜皮？
SW节点是否远离敏感的模拟和数字信号？
反馈回路检查
反馈分压电阻是否紧贴FB引脚？
FB走线是否远离SW和电感？
FB走线是否没有和脉冲电流走线并行？
输出回路检查
电感是否紧贴SW引脚？
输出电容是否紧贴电感输出端？
输出回路面积是否尽量小？
隔离检查
DC-DC区域是否远离模拟和射频电路？
离天线是否至少3cm？
需要时是否加了磁珠滤波或屏蔽罩？
电感下方是否按照数据手册建议处理？
九、本篇总结
DC-DC Layout黄金法则再背一遍：输入高频电流回路面积最小化。
四步到位：
输入电容紧贴芯片，距离小于2mm
电容GND焊盘直接多过孔到地平面
SW走线短而粗，不铺大铜皮
DC-DC远离模拟和射频，至少3cm
下篇预告：《连接器Layout防呆设计：定位孔+方向标记+引脚编号丝印》——我会展示连接器画反导致插不进去的翻车案例。
有用的话，收藏一下。下一篇见。
扫一扫
58
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
