AI半導体テスト市場の勝者は誰だ？ | アドバンテストとTeradyneの見えない独占

2026年1月28日、アドバンテスト（東証: 6857）がFY2025第3四半期決算を発表した。

3度目の上方修正。通期売上予想は1兆700億円へ引き上げられ、営業利益率は42.4%に達する見込みだ。

AI半導体の爆発的な需要が、半導体テスト装置という「見えないインフラ」に光を当てている。

2,080億個のトランジスタを搭載したNVIDIAのBlackwell GPU。このチップが正常に動作するかどうか、誰がどうやって確かめているのか。投資家の関心は設計を担うNVIDIAや製造を担うTSMCに集中するが、「品質保証」という工程なしにはチップは出荷できない。

この品質保証を担っているのが、Teradyne（$TER）とアドバンテスト（東証: 6857）という2社だ。半導体テスト装置市場でこの2社は約80%のシェアを握り、事実上の複占状態を形成している。

本稿では、まず個人投資家が知っておくべき半導体テストの基本を解説する。その上で、本日発表されたアドバンテストのQ3決算を踏まえ、両社の競争力、財務状況、投資判断のポイントを詳細に分析したい。

半導体テストはなぜ必要なのか

半導体テストの本質は、実にシンプルだ。

特定の入力を与えて、正しい出力が返ってくるかを確認する。

電卓に「2+3」と入力して「5」が返ってくるかを確認するのと、原理は同じだ。ただし、スケールが桁違いに大きい。

現代の高性能チップには数十億から数千億のトランジスタが詰まっている。すべての組み合わせをテストすることは物理的に不可能だ。仮に1秒間に100万パターンをテストできたとしても、全パターンを網羅するには宇宙の年齢より長い時間がかかる。

そこで、「効率的に不良を見つける」ための工夫が必要になる。

「検査しやすい設計」という発想

通常、チップの内部状態は外から見えない。入力ピンと出力ピンは数百から数千本あるが、内部には数十億のトランジスタがある。外から見えるのは「入口」と「出口」だけで、「内部」は完全にブラックボックスだ。

この問題を解決するために、DFT（Design for Test） という設計手法が使われる。日本語では「テスト容易化設計」と訳される。

DFTの核心は、設計段階で「内部を覗く窓」を組み込むことだ。

人間の体に例えよう。体の不調を診断するとき、医師は内視鏡を使って直接観察したり、血液検査で間接的に状態を把握したりする。半導体も同じで、「内視鏡のような構造」を最初から設計に組み込んでおく。

具体的には、チップ内部のデータ記憶素子（フリップフロップ）をチェーン状に連結し、外部から値を流し込んだり、読み出したりできるようにする。これにより、外部ピンからは到達できない内部の不良も検出できる。

テスト装置（ATE）とは何か

DFTによって「テスト可能な構造」が作られても、実際にテストを実行する装置が必要だ。それがATE（Automatic Test Equipment） だ。

ATEの仕事を一言でまとめると、こうなる。

電源を供給し、テストパターンを入力し、出力が正しいかを高速で判定する。

しかし、実際にはこれが極めて難しい。

まず、タイミング精度の問題がある。現代の高速チップは数GHzで動作する。1GHzとは、1秒間に10億回の切り替えが起きるということだ。ATEはナノ秒（10億分の1秒）単位でタイミングを制御し、正確に出力をキャプチャしなければならない。

次に、ピン数の問題がある。高性能チップは数千本のピンを持つ。ATEはこれらすべてのピンに対して、同時に電圧を印加し、出力を測定する必要がある。

そして、コストの問題がある。高性能ATEは1台あたり数千万ドルから1億ドル以上する。テスト時間が長くなれば、1チップあたりのコストが跳ね上がる。だからこそ、「いかにテスト時間を短縮するか」がテストエンジニアリングの核心となる。

テストの3段階

半導体は、製造からパッケージングまでの間に3回テストを受ける。

第1段階: ウェーハテスト

シリコンウェーハの状態で、まだ切り分ける前にテストする。微細な針でウェーハ上の各チップに接触し、電気信号をやり取りする。目的は「パッケージングする価値のないチップ」を早期に除外すること。パッケージングには高いコストがかかるため、不良チップを事前に排除することで大幅なコスト削減ができる。

第2段階: ファイナルテスト

パッケージング後に実施する最終テスト。ウェーハテストより安定した環境で、より厳密な検査を行う。高温（125°C）や低温（-40°C）など、実際の使用環境を想定した条件でもテストする。

第3段階: システムレベルテスト（SLT）

実際のシステム環境に近い条件でテストする。スマートフォンのチップなら、実際にOSを起動してアプリを動かす。ATEでは検出できない「実使用でのみ顕在化する不良」を捕捉する最後の砦だ。

イールドと収益性の関係

イールド（歩留まり） とは、製造したチップのうち良品の割合を指す。

例えば、100個のチップを製造して90個が良品なら、イールドは90%だ。

イールドが重要な理由は、製造コストが「ウェーハ単位」で発生するからだ。1枚のウェーハを処理するコストは、良品がいくつ取れても同じ。つまり、イールドが5ポイント改善すれば、その分がほぼ純粋に利益になる。

大きなチップほどイールドが低くなりやすい。これは直感的に理解できる。ダーツの的を大きくすれば、ランダムに落ちる欠陥が当たる確率が上がる。だから最先端AIチップ（ダイサイズが非常に大きい）は、イールドの管理が特に重要になる。

ビニング: 同じチップでも価値が違う

興味深いことに、テストをパスしたチップがすべて同じ価値を持つわけではない。

同一設計のチップでも、製造プロセスの微細なばらつきにより、動作周波数や消費電力に差が出る。テスト結果に基づいて、チップは「グレード」に分類される。これをビニングと呼ぶ。

IntelやAMDのCPUが複数のグレードで販売されているのは、このビニングの結果だ。3.5GHzで安定動作するチップは「Core i9」、3.0GHzまでしか出ないチップは「Core i7」として販売される。同じ製造ラインから出てきた物理的に同一のチップが、テスト結果によって異なる価格帯の製品になる。

GPUでも同様だ。一部のコアに欠陥があるチップは、そのコアを無効化して下位モデルとして販売される。欠陥品を完全に廃棄するのではなく、「使える部分」で価値を生み出す。この仕組みがあるからこそ、半導体メーカーは収益性を維持できる。

Teradyne vs アドバンテスト 投資論考

市場構造: なぜ複占が成立するのか