PLL锁相环知识

最新推荐文章于 2025-08-25 13:55:36 发布
原创 最新推荐文章于 2025-08-25 13:55:36 发布 · 9k 阅读 · 102
标签
#嵌入式 #嵌入式硬件

一、PLL原理

在这里插入图片描述
锁相环，即是一种实现将输入的频率fin放大成所需要的频率fout的结构，例如我们IC中的晶振只能达到100M，但是工作的clock需要500M，这个时候就可以利用PLL实现频率的增大（倍频）。是IC中很重要的一个部分。PLL可用于Reduce EMI。
在这里插入图片描述
锁相环的结构如图所示，主要由3个部分组成：
在这里插入图片描述

1、 PFD：由D触发器和and门组成，对比Fre和Fout的相位和频率，产生up和down信号。
在这里插入图片描述

2、 CP和LPF：本质上是两个MOS开关，利用UP和Down信号去对电容充电或者放电，以达到Vc电压的增大与减小。
在这里插入图片描述

3、 VCO，产生方波的源头。N个反相器组成，利用延时产生信号。Vc越大，反应时间越快，频率越大。
最终实现了Fin/N=Fout/M

二、PLL的频宽

增益：

最低0.47元/天 解锁文章
深入解析PLL锁相环：从基础原理到高频应用实战
最新发布
weixin_28419039的博客
04-01 396
本文深入解析PLL锁相环的基础原理与高频应用实战，涵盖相位检测器、电荷泵、VCO等核心模块的设计技巧。通过实际案例分享5G通信系统优化和时钟抖动消除方案，帮助工程师掌握PLL在高速数字设计中的关键应用，提升系统性能与稳定性。
【学习笔记/PLL】锁相环PLL线性模型理论分析
m0_57592021的博客
06-18 3万+
本文参考了拉扎维、Sam palermo等学者的教材、文章，简略的总结了PLL线性模型下的噪声传递函数，欢迎各位同学批评指正。
锁相环(PLL: Phase-locked loop)
weixin_48956120的博客
05-15 4323
锁相环PLL、鉴频鉴相器FPD、压控振荡器VCO，PLL锁相环原理、实例
FPGA基础 --【Altera】IP核（1）---PLL锁相环
2201_75683149的博客
12-11 5254
在FPGA中，PLL属于全局时钟网络资源，PLL可以替我们生成稳定优质的不同频率、不同相位的时钟。同时，PLL作为全局时钟资源可以使时钟信号到达各个触发器的时间相近（我们自己编写分频器产生的时钟质量很差，而且到达各级触发器的时间也不相同，全局时钟网络采用了特殊的线材，因此可以做到时延很低） ———————————————— 版权声明：本文为CSDN博主「鸡腿堡堡堡堡」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/qq
PLL（锁相环）的详细介绍及示例
ahah12345678的博客
01-11 4549
PLL（Phase-Locked Loop，锁相环）是一种反馈控制电路，它通过比较输入信号与由压控振荡器（Voltage-Controlled Oscillator, VCO）产生的输出信号的相位差，调整VCO的频率，使输出信号的相位与输入信号的相位保持同步。最后，VCO根据控制电压的变化调整其输出频率，使输出信号的相位与输入信号的相位保持同步。PLL的工作过程是一个闭环反馈系统，它不断调整VCO的频率，以跟踪输入信号的频率变化，并在稳定状态下与输入信号保持同步。：滤波后的误差信号被用作VCO的控制电压。
深入浅出------锁相
m0_67400176的博客
08-25 2108
完全深入的讲解了关于锁相（PLL/LIA）的相关基础知识及应用
锁相环PLL --原理浅析
weixin_46151516的博客
03-28 3万+
1.什么是锁相环 锁相环电路是使一个特殊系统跟踪另外一个系统，更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路，它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。 2.锁相环的基本理论 2.1 锁相环的工作原理 锁相环作为一个系统，主要包含三个基本模块：鉴相器(Phase Detector：PD)、低通滤波器(LowPass Filter：LPF)，亦即环路滤波器(L00P Filter：LF)，和压控振荡器(Voltage Controlled Oscillator：VCO)。
锁相环（PLL）基本原理
nanxiqingyu的博客
07-09 2万+
偏移载波频率 fo 指定频率 fm 下1 Hz带宽内功率与频率 fo 振荡器信号功率之比（相对于载波功率的功率谱密度），单位：dBc/Hz。
锁相环PLL背景意义，原理，介绍，应用
Mao_Sir的博客
10-10 2万+
锁相环Phase-Locked Loop
锁相环(PLL)原理讲解
热门推荐
贾小瑞的博客
11-18 3万+
背景知识 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 PLL(phase-locked loop)，即锁相环。是 FPGA 中的重要资源。由于一个复
锁相环原理（PLL）
王敏
04-07 9676
锁相环原理（PLL） 文章目录锁相环原理（PLL）1、锁相环电路原理2、锁相环基本构成3、锁相环理论计算4、matlab实现QPSK锁相环解调 1、锁相环电路原理 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(PhaseLoc...
锁相环PLL原理分析
tuxinbang1989的博客
04-10 1万+
PLL，Phase Locked Loop，锁相环，它的作用是得出正弦波的相位和角速度（区别于芯片硬件上的倍频器）。 为弄清PLL的原理，先来点先导知识： 旋转矢量与三角函数的关系 在直角坐标系αβ中有一个旋转矢量（模值为），在直角坐标系中以速度ω(rad/s)绕中心点逆时针旋转，其在两坐标轴的投影分别为： 直角坐标系 ①α坐标轴 ②β坐标轴 下面这个PLL环的作用就是求出旋...
PLL锁相环基本原理介绍
Delete10的博客
08-13 2万+
** PLL锁相环基本原理介绍 ** 本人最近在学习有关反馈控制知识时，在网上寻找关于锁相环的相关知识时，发现关于其基本原理的知识讲解较少，故本人结合学习心得，整理了如下相关知识供需要的同学一起学习和探讨，转载请注明出处。 常用的反馈控制电路有以下几种: （1）APC自动相位控制电路，锁相环电路 （2）AGC自动增益电路 （3）AFC自动频率控制电路 本模块重点介绍自动相位控制电路，也即PLL锁相环电路 一、什么是锁相环 锁相环是一个相位误差的控制系统，通过比较参考信号和输出信号之间的相位，产生相位误差来调
锁相环(PLL)基本原理
元直的博客
05-02 2万+
锁相环(PLL)基本原理 一、摘要 锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。本文将参考上述各种应用来介绍PLL电路的一些构建模块，以指导器件选择和每种不同应用内部的权衡考虑，这对新手和PLL专家均有...
锁相环(PLL)的工作原理
胡图图
04-19 2万+
1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，...
PLL 锁相环原理介绍
突破吧！次元壁
11-10 7337
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 PLL工作原理框图如下 首先说明鉴相器Phase Discriminator： 鉴频器可以由乘法器实...
PLL(锁相环)电路原理
jason爱美腻的博客
09-23 7386
（一） PLL(锁相环)电路原理 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一 PLL(锁相环)电路的基本构成 PLL(锁相...
锁相环（PLL）的原理
weixin_53126442的博客
04-28 1万+
压控振荡器能够根据环路滤波器输出电压的控制，将振荡器的频率向输入信号的频率靠拢，直到两者的频率相同，使得VCO的输出信号和输入信号的相位保持一定，从而达到相位锁定。在实际电路中，压控元件一般由变容二极管构成，环路滤波器输出的电压加到压控振荡器回路上的变容二极管上，使得变容二极管的结电容发生改变，从而使振荡器的频率发生改变。锁相环在工作过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压相位被锁定，此即为锁相环名称的由来。
锁相环（PLL）：原理、组成与应用详述
hello
03-09 6184
锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用于电子工程中的电路技术，主要用于信号的频率同步、相位同步以及信号调制与解调等领域。它通过反馈机制使输出信号的相位与输入参考信号的相位保持锁定，从而实现频率的精确控制。以下是对锁相环的详细描述，包括其基本原理、组成、类型及应用。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值