计算机基础（一）系统处理器体系结构

一、处理器体系结构概述

处理器体系结构是指CPU的内部结构设计和工作原理，决定了计算机的性能、能耗、兼容性和扩展性。

二、主流处理器架构类型

• x86（CISC）：桌面/服务器主流，指令复杂，兼容性强。
• ARM（RISC）：移动/嵌入式主流，能耗低，指令简单。
• RISC-V：开源新秀，灵活可扩展，学术和工业界关注。

三、处理器核心组成

1. 算术逻辑单元（ALU）
   • 执行整数和逻辑运算。
2. 浮点运算单元（FPU）
   • 执行浮点数运算。
3. 寄存器组
   • 临时存储操作数和结果，速度极快。
4. 控制单元（CU）
   • 解释指令、调度各部件工作。
5. 高速缓存（Cache）
   • L1/L2/L3 Cache，缓解主存访问瓶颈。
6. 指令译码器
   • 将指令译为微操作，分发到执行单元。
7. 总线接口
   • 与主存、IO等外部设备通信。

四、指令执行流程（简化）

1. 取指（Fetch）：从内存或缓存读取指令到指令寄存器。
2. 译码（Decode）：指令译码器解析指令操作码，确定操作类型和操作数。
3. 执行（Execute）：ALU/FPU执行运算。
4. 访存（Memory Access）：如有需要，读写内存数据。
5. 写回（Write Back）：将结果写回寄存器或内存。

现代CPU通过流水线将上述步骤并行化，提升吞吐量。

五、流水线与并行机制

1. 流水线（Pipelining）

• 将指令执行过程分为若干阶段，各阶段可同时处理不同指令。
• 典型五段流水线：取指、译码、执行、访存、写回。
• 优势：提高指令执行吞吐率。

2. 超标量（Superscalar）

• 多条指令同时进入流水线，多执行单元并行处理。
• 现代x86/ARM处理器均为超标量设计。

3. 多核与多线程

• 一个芯片内集成多个处理核心（Core），每个核心可独立执行任务。
• 同一核心支持多线程（如Intel超线程技术，SMT）。

六、缓存与总线设计

1. 多级缓存（L1/L2/L3）

• L1 Cache：每个核心私有，速度最快。
• L2 Cache：每个核心私有或共享，容量更大。
• L3 Cache：多个核心共享，容量最大但速度相对慢。

2. 总线与互连

• 系统总线连接CPU、主存、外设。
• 现代多核处理器采用环形总线、Mesh互连、片上互连（NoC）。

七、现代处理器设计趋势

• 分支预测：提前猜测分支走向，减少流水线停顿。
• 乱序执行：指令可不按原顺序执行，优化资源利用。
• 多级流水线/深度流水线：提升频率，增加并发。
• 硬件虚拟化：支持多操作系统并行运行。
• 低功耗设计：移动/嵌入式强调能效。
• 可扩展指令集：如SIMD（AVX/NEON），加速多媒体/AI运算。

八、常见问题

1. 什么是CISC和RISC架构？区别是什么？

   • CISC指令复杂，功能强，兼容性好；RISC指令简单，易于流水线和并行，能耗低。

2. 现代处理器如何提升并发性能？

   • 通过多级流水线、超标量设计、多核/多线程、乱序执行等机制。

3. CPU缓存有什么作用？

   • 缓解主存访问瓶颈，提升数据访问速度，分为L1/L2/L3多级缓存。

4. 指令执行流程简述？

   • 取指、译码、执行、访存、写回，现代CPU通过流水线并行处理。

九、Y86-64/Y86-84 指令集简介

Y86-64 是 64 位简化版 x86 架构，保留了基本整数运算、数据传输、控制流等指令，删除了复杂指令和特性，便于教学和实验。Y86-84 是在 Y86-64 基础上扩展到 84 条指令，增加了更多操作和实验指令。

十、Y86-64/Y86-84 指令分类

Y86-84 还可能包括乘法、除法、移位、扩展跳转、扩展条件等指令。

十一、Y86-64 指令编码格式

Y86 指令编码采用定长或变长字节流，每条指令通常由以下字段组成：

指令字节流格式举例：

1. rrmovq rA, rB

   • icode: 2, ifun: 0
   • rA: 源寄存器
   • rB: 目标寄存器
   • 编码：20 rA rB

2. irmovq V, rB

   • icode: 3, ifun: 0
   • rA: F (无效寄存器)
   • rB: 目标寄存器
   • valC: 8字节立即数
   • 编码：30 F rB vv vv vv vv vv vv vv vv

3. mrmovq D(rB), rA

   • icode: 5, ifun: 0
   • rA: 目标寄存器
   • rB: 基址寄存器
   • valC: 8字节偏移量
   • 编码：50 rA rB dd dd dd dd dd dd dd dd

4. addq rA, rB

   • icode: 6, ifun: 0
   • rA: 源寄存器
   • rB: 目标寄存器
   • 编码：60 rA rB

5. jmp Dest

   • icode: 7, ifun: 跳转类型
   • valC: 8字节目标地址
   • 编码：7x vv vv vv vv vv vv vv vv (x为ifun)

6. pushq rA

   • icode: A, ifun: 0
   • rA: 入栈寄存器
   • rB: F
   • 编码：A0 rA F

7. halt

   • icode: 0, ifun: 0
   • 编码：00

十二、Y86-84 扩展指令编码示例（假设）

如乘法、除法、移位等扩展指令，通常分配新的icode和ifun，并按照上述格式编码。例如：

• mulq rA, rB 编码可能为：C0 rA rB
• shlq rA, rB 编码可能为：D0 rA rB

具体指令编码可参考教材或实验平台的指令手册。

十三、寄存器编码

Y86-64有15个通用寄存器和一个无效寄存器F，编码如下：

十四、实际编码举例

1. irmovq $100, %rax
   编码：30 F 0 64 00 00 00 00 00 00 00
   说明：icode=3, ifun=0, rA=F, rB=0, valC=100 (0x64)

2. addq %rbx, %rcx
   编码：60 3 1
   说明：icode=6, ifun=0, rA=3, rB=1

十五、常见问题

1. Y86-64指令编码有哪些字段？

   • icode、ifun、rA、rB、valC（立即数/地址），有些指令只用部分字段。

2. Y86-64与x86指令编码有何不同？

   • Y86-64定长、格式简单，便于教学和实验；x86变长、复杂，兼容性强。