cadence virtuoso 电路仿真小技巧

原创 已于 2025-04-07 20:30:38 修改 · 1.8w 阅读 · 265 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
标签
#大数据 #pcb工艺
于 2023-06-14 16:22:47 首次发布

cadence virtuoso 电路ADE 仿真小技巧

1、查看仿真信号的功率

仿真前记得先设置功率信号输出
在这里插入图片描述
在这里插入图片描述
仿真结束后再如下操作
在这里插入图片描述

在这里插入图片描述

或者在新的窗口中打开仿真结果中的 simulation-spectre-schematic-PSF文件
在这里插入图片描述
找到TRAN
在这里插入图片描述

下面是计算电路的平均功耗
点击tool—calculator
在这里插入图片描述

1处即为提取的功率信号，点击2计算平均值
在这里插入图片描述

点击3出现数值
在这里插入图片描述
或者点击下面，在框内出现数值
在这里插入图片描述

2、查看仿真信号某一点的数值

快捷键：M
## 1、查看仿真信号的功率

3、cadence Virtuoso中加速仿真——使用服务器多核仿真

在这里插入图片描述
设置Threads为少于自己服务器核的数量
在这里插入图片描述

4、查看ADE仿真的进度

在这里插入图片描述
在这里插入图片描述

5、cadence 后仿真不收敛

ERROR (SPECTRE-16080): No DC solution found (no convergence).
解决方法：SKIP DC （跳过DC仿真）
操作：
在这里插入图片描述
将skip dc勾选上就可以了
在这里插入图片描述

九——电路学习项目

SAR ADC 详细介绍
SAR ADC详细介绍传送门

高性能可重构流水线ADC的设计与仿真
07-20
提出了一种14 bit、100 MS/s可重构流水线ADC的设计方案，在采样/保持电路、栅压自举开关、折叠式共源共栅运算放大器、可重构控制器等关键电路上均有明显改进，降低了非理想因素对系统的影响，保证了所设计的流水线ADC的指标实现，并对关键模块电路和ADC系统进行了仿真验证。
提升仿真效率：在Cadence ADE L中活用APS多核、参数扫描与波形分析技巧
最新发布
weixin_42709044的博客
04-28 246
本文详细介绍了如何在Cadence ADE L中通过APS多核并行计算、智能参数扫描和高级波形分析三大技巧提升仿真效率。文章提供了具体的配置方法和实用脚本，帮助工程师在不牺牲精度的情况下显著缩短仿真时间，特别适用于大规模电路设计和AMS仿真场景。
Cadence仿真数字电路功耗
qq_41519780的博客
05-07 1万+
Cadence仿真数字电路功耗 数字电路的功耗采用平均电流乘电源电压获得，所以本文的关键是测量平均电流。 仿真前设置好仿真参数后，在仿真的ADE街边选择：outputs➡to be saved➡select on design 选择电源的负端电流（若选择正端，则电流为负）： 选择完成后，在ADE界面讲所选节点的plot也勾选上，点击run。仿真完成后自动显示波形。在波形上选中该电流曲线，右击选择：send to➡calculator 注意上图中，商店前的波形不稳定，需要进行截取。在calculator
cadence IC617仿真记录 MOS晶体管电容
qq_60947480的博客
04-23 5020
绘制电路图如下：设置ADE L 窗口如下其中dc分析只用保留直流工作点设置参数扫描设置Vgs从-3V到+3V （个人存在一个疑问：是不是每次仿真前都要进行current cellview 的check，不然仿真不了？？）然后点击start simulation或者绿色按钮。之后返回仿真界面，选Output->Setup点击open在弹出的界面选择op，意义为oprating parameters在电路图界面选择nmos管，在list下拉界面选择cgs这个时候在Calculator窗口中就出现了Cgs的
【cadence virtuoso 实践记录(2）_手动计算设计5管_OTA（有源负载差分对）】
山不让尘，海不辞盈
11-16 1万+
有源负载差分对仿真
Cadence使用记录
qq_41703239的博客
06-30 7203
cadence踩坑经验
【cadence】如何提高cadence的spectre仿真速度？
Carol0630的博客
03-17 1万+
虽然关于提升spectre仿真速度的帖子很多，但是小总结的不是很完整，目前为止自己所知的方法主要有： 1）ADE->output ->Save -all 中只勾选相关的信号； 2）ADE->Simulation->Options中的Analog选项，在其中的multi-thread一栏，填入最大并行cpu数量； 3）ADE中将仿真精度降低，conservative -> liberal，在相同条件下，liberal要比conservative 快3倍； 或者将仿真器改用APS，
Cadence Virtuoso ADE_XL 仿真初使用（基于Cadence 617)
qq_44798624的博客
12-13 4万+
Cadence Virtuoso ADE_XL 仿真初使用（基于Cadence 617) 在进行virtuoso仿真时，为满足电路的设计指标，难免会在多个工艺角和PVT条件下仿真，用ADE_L又麻烦又慢，ADE_XL完美解决问题！ 下面以两级运放为例，讲述使用方式。
cadence virtuoso进行电路仿真
weixin_60261760的博客
03-07 5648
器件、连线、端口选中过滤器。例：选中时，用鼠标框选原理图则会只选中器件。选择放置器件、连线等。
【Cadence】virtuoso仿真中报错/未报错的问题
weixin_44951108的博客
10-20 2万+
旨在记录和解决一些Cadence未报错但结果不理想的问题
【Cadence Virtuoso】IC617 入门操作 (MOS特性分析)
qq_45689790的博客
12-17 1万+
本文为本人学习相关操作的学习笔记，意为帮助入门小白快速上手，采用的软件版本为。本文主要目的是介绍如何用进行Library的创建、cell的创建、简单仿真操作。
Cadence Virtuoso：模拟集成电路设计的得力助手
2503_93923387的博客
12-19 1211
基本介绍：Cadence virtuoso。里面的软件版本分别是IC618 INCISIV INNOVUS SPECTRE181 calibre2019。Linux系统为centos7。内有smic、tsmc、UMC、更有国产等知名大厂的pdk(库完整，用于学习)。有需要的可以加好友在下!支持远程安装送本人模拟集成电路设计的学习笔记。在集成电路设计领域，Cadence Virtuoso 绝对是一款声名远扬的利器。今天就来给大家唠唠这个强大的工具以及与之相关的一些软硬件配置。
virtuoso从电路图导入版图_基于Virtuoso平台的单片射频收发系统电路仿真与版图设计...
weixin_39750854的博客
12-22 2168
在当前通信市场的带动下，通信技术飞速向前发展，手持无线通信终端成为其中的热门应用之一。因此，单片集成的射频收发系统正受到越来越广泛的关注。典型的射频收发系统包括低噪声放大器(LNA)、混频器(Mixer)、滤波器、可变增益放大器，以及提供本振所需的频率综合器等单元模块，如图1所示。对于工作在射频环境的电路系统，如2.4G或5G的WLAN应用，系统中要包含射频前端的小信号噪声敏感电路、对基带低频大信...
virtuoso反相器仿真流程——前仿真、版图、寄生参数提取、后仿真
bupt_qwLi的博客
04-30 2万+
本文为作者自己的学习笔记，用一个简单的反相器记录了使用Cadence Virtuoso进行模拟IC设计的全过程。对于初学者如有不懂的地方可以参考前人博客。仿真使用打包好的虚拟机，下载后可直接使用。链接：https://pan.baidu.com/s/16XQVxzNUswacdzG-QnSOqQ?pwd=guxh提取码：guxh为完成后仿真，需要有xrc规则文件的工艺库。本文使用的是SMIC 0.13um的工艺库，导入前需要用virtuoso自带的转换工具将CDB转换成OA。
【Cadence Virtuoso】IC学习笔记1：基本操作（以NMOS特性曲线仿真为例）
m0_51258866的博客
04-12 2万+
本博文为个人在学习Cadence Virtuoso时的记录，巩固自己学习的同时，也给其他初学者一些参考，学习过程中使用到的软件为Cadence IC617运行在CentOS7系统下，参考的书籍为Razavi的《模拟CMOS集成电路设计》。这是第一篇学习记录，里面记录了从新建自己的Library到画出一个NMOS器件的电路图并进行相关仿真。
【模拟IC】使用Cadence的运算放大器参数（GBW Noise CMRR PSRR ICMR SR THD）测试仿真实例
热门推荐
qq_41680242的博客
05-23 5万+
本文介绍了使用Cadence Vrituoso对初步设计完成的运算放大器进行一些重要参数测试的方法。 测试的参数包括了DC Gain，Phase Margin，GBW，Slew Rate，输入共模范围，CMRR，PSRR，THD，输入噪声，瞬态仿真，功耗。
Cadence virtuoso——No DC solution found （no convergence）报错解决方案
qq_34662871的博客
12-17 3558
2）在ADE L/XL Test Editor——Simulation——Convergence Aids——Initial Condition（注意不是Node Set）——点击在schematic中之前在Top 10 Solution too large中找到的节点，并设置初态电压（基本上对于不太复杂的电路设一两个点就可以重新跑起来了，不需要对之前失败的节点全部设置）笔者在仿振荡器的tran仿真时无法正确运行，遇见如下报错。1）在报错中找到如下信息。去查找是哪些节点报错。
virtuoso学习笔记（仿真）
qingyangxuqiang的博客
11-27 6897
3为最小的行数，4为主要的部分，左侧会显示数字，如下图，30个不显示坐标的小尺度，两个部分显示三个坐标的大尺度。shift + D–>可以按CTRL同时选中多个Marker，然后按下 shift + D即可实现获得Marker之间的增量变化。实际上vtrans_clk和vtrans分别应该是时钟翻转的电压和输入D信号的翻转电压。也可以使用Step Size步进，产生等差坐标。发送到输出，可以选择范围以及确定数据的间隔。在Assembler中，可以直接右键。队列自动分布到其他节点。1是否变化，2，替换。
virtuoso从电路图导入版图_基于Virtuoso 平台的单片射频收发系统电路仿真与版图设计...
weixin_39958025的博客
12-22 1186
引言在当前通信市场的带动下，通信技术飞速向前发展，手持无线通信终端成为其中的热门应用之一。因此，单片集成的射频收发系统正受到越来越广泛的关注。典型的射频收发系统包括低噪声放大器(LNA)、混频器(Mixer)、滤波器、可变增益放大器，以及提供本振所需的频率综合器等单元模块，如图1 所示。对于工作在射频环境的电路系统，如2.4G 或5G 的WLAN 应用，系统中要包含射频前端的小信号噪声敏感电路、对...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

模拟IC攻城狮

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值