FPGA拾忆_（3）：调用IP 计数器&BCD计数器

• 调用IP计数器：

每来一个cin（进位输入）信号，计数器输出值加一，当计数值为9且cin为1时，输出一个时钟长度的cout（进位输出）信号。

首先采用调用quartus种IP的方式，具体步骤：

Tools----IP Catalog：

然后会调出IP目录窗口：

通过搜索counter来添加计数器模块，需要设置的内容有：bit位（几位输出寄存器）、计数值、 加一or减一、使能方式（clock enable ，count enable）、计数方式（时钟 or carry in）、清零，置数，预载等功能。

设置完成可以直接自己编写top模块，然后例化IP，eg：

在顶层模块，右键点击 set as top-level....

代码：

module counter_mytop(clk,cin,cout,q);
	input  wire clk;
	input  wire cin;
	
	output  wire cout;  //这里都报错了,原因均是错误使用了reg型来例化，
	output  wire [11:0