-
Notifications
You must be signed in to change notification settings - Fork 0
and0
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Simplificación de deshabilitación
- Descargas
- Descripción
- Circuito real
- Circuito LEDOFF-INF
- Recursos
- Conceptos nuevos
- Enlaces
- Autor
- Licencia
Este circuito deja apagado un LED indefinidamente, porque la puerta AND, al tener una entrada siempre a '0', su salida está deshabilitada permanentemente. Además, debido a esto, se aplica el principio de simplificación y el sintetizador sustituye la AND por el bit-0, de manera que el circuito es equivalente a bit-0
Debido al principio de simplificación el circuito real que se implementa en la FPGA es el siguiente:
La salida está siempre a 0, y la entrada se deja sin conectar (pero ocupa espacio: consume 1 bloque IO)
Este circuito es la tercera implementación de LEDOFF-INF: el circuito que mantiene apagado un LED indefinidamente
| Recurso | Cantidad | Máximo | Descripcioin |
|---|---|---|---|
| LC | 2 | 7680 | Celdas lógicas |
| IO | 2 | 256 | Bloques de E/S |
No hay conceptos nuevos en este circuito. Es un ejemplo de la aplicación del principio de simplificación, adaptado a la puerta AND
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar