毫米波蝶形天线设计

用于多媒体应用的片上无线网络宽带天线设计

1. 引言

多处理器片上系统（MPSoC）计算系统的复杂性正在持续增加[1–3]。随着多个片上处理核心及相关存储器的实现，计算系统的瓶颈逐渐转移到处理器间通信。为解决片内模块间通信问题，当前最先进的技术已从传统的电路交换总线通信演进到分组交换片上网络（NoC），例如基于AMBA（高级微控制器总线架构）总线的SoC [4],即属于前者，而后者则应用于同构和异构MPSoC[5,6]。在同构 MPSoC [7–10],中，所有互连的模块类型相同；例如，在[8]中通过NoC互连了八个MagicDSP模块，每个模块集成一个ARMTM核心和一个VLIW（超长指令字）处理器。而在[10]中，则集成了多个 ARM Cortex核心以实现片上云服务器解决方案。其他同构NoC的示例见参考文献[7,9]。在异构 MPSoC中，模块各不相同，参见[11–16]中的实例。特别是在多媒体应用中，可编程通用核心可与存储器以及面向计算密集型应用的协处理器集成在一起。这些协处理器通常以可综合IP（知识产权）宏单元的形式集成，用于执行视频编码、运动估计/补偿、噪声去除或图像增强以及多维变换等计算密集型任务[17–22]。

片上网络（NoC）采用传统的ISO/OSI（国际标准化组织/开放系统互连）分层结构。实际上，片上网络旨在将已为计算机和电信网络开发的技术引入片上环境[2,23–36]。片上网络的关键构建模块包括路由器[23–27],、网络接口（NI）[28],以及链路[29–33]。本文将重点关注链路。特别是，在协议栈的最底层——物理层，传统的金属导线链路存在以下局限性：

• 可扩展性差；
• 在距离超过1厘米的核心和/或存储器之间传输几吉比特每秒的高数据速率时，延迟增加；
• 由于长金属导线具有较大的电容，以持续增加的频率进行切换时，功耗增加。

在近期的文献中，光学[31,34,35]或无线[25,27,31,37–44]链路被研究作为替代传统金属导线的方案，以降低延迟和功耗问题。相较于尚未足够成熟的硅光子解决方案，WiNoC 链路更易于在片上集成，因而成为一种可靠的片上网络技术。

WiNoC的主要技术瓶颈之一是在芯片上制造天线，例如使用顶层金属层。事实上，采用缩放的 CMOS（互补金属氧化物半导体）技术，已有许多文献报道了从几GHz到毫米波（mm‐waves）频段工作的设计，这些设计已将发射器和接收器集成在芯片上，参见参考文献[45–55]。此外，对于模数转换器[45,55]以及NoC的构建模块（例如[23–33]中的网络接口（NI）、路由器、链路），也有大量研究提出了片上集成解决方案。然而，对于天线而言，面积、增益和带宽之间的权衡优化仍存在若干未解决的问题。例如，综述文献[56]也指出，片上天线仍然是最难集成的组件之一。此外，[56]指出，尽管文献中已提出并研究了多种片上天线的实现方案，但在制造和集成方面仍面临诸多挑战，尤其是在面积、性能和能量开销方面，特别是随着未来片上核心数量的不断增加。

在上述场景下，本工作提出了一种采用蝶形拓扑的毫米波天线设计，该设计实现了紧凑尺寸和高带宽，适用于WiNoC应用。WiNoC天线的宽带宽对于实现高速数据连接至关重要，即使在采用低频谱效率的简单调制方案时也能保证高性能。

在本引言之后，本文其余部分的组织如下。第2节介绍天线架构设计，第3节讨论天线的布局设计及其性能表征。第4节对所提出的天线与最先进的技术进行了比较。第5节讨论了所提出天线对片上网络基础设施性能的影响。结论在第6节中给出。

2. 片上高带宽天线的设计

对于天线的工作频率，选择了毫米波（mm‐waves）的频谱范围（字面意义为30吉赫兹–300吉赫兹；在本工作中限制在50吉赫兹–100吉赫兹）。如文献[57–67],所示，使用低成本、低功耗的互补金属氧化物半导体（CMOS）技术可以设计出工作在如此高频率下的收发器。在50 GHz以上，波长仅为几毫米，这一特性有助于减小收发器和天线的尺寸，相较于工作在X波段（10吉赫）或更低频率（亚吉赫兹（sub‐GHz）频率）的其他设计更为紧凑，参见例如文献[39,68–71]。

在文献中，广泛使用的毫米波频率范围是60 GHz附近的频谱。事实上，由于57 GHz至66 GHz范围内存在大量可用的非许可频谱，该频谱范围已用于高带宽通信。诸如WiGiG或无线高清等产业联盟已经使用60 GHz频谱。

值得注意的是，WiNoC应用中的厘米波通信由于具有空间局限性和自包含性，不存在许可问题。因此，对于WiNoC应用，可利用的频谱范围很广，在本工作中为50吉赫兹到100吉赫兹。事实上，新型绝缘体上硅CMOS（CMOS SOI）技术具有300 GHz或更高的截止频率Ft，使其能够工作至100 GHz。

为了满足这一高带宽值，本文提出了一种宽带天线设计。为此，提出了一种蝶形天线拓扑，如图1所示。在经典的天线设计中，例如为WiNoC提出的之字形天线[31,37],天线的尺寸取决于波长。因此，传统天线是频率特定的。相反，所提出的蝶形天线由角度定义，因而蝶形天线本质上是一种宽带天线。相对于理想的蝶形设计，图1中的天线具有以下创新：

• 用于天线‐驱动器匹配的定制电路
• 圆角以减少电荷积累现象

表1. 图1中天线参数的值

在所提出的片上实现中，一个厚度约为 1 µm的导电铜层被印制在包含以下结构的多层基板上：

（1）厚度约为 3 µm、相对介电常数 εr 约为 3.5 的介质层；
（2）厚度为150纳米（SOI 制造技术中的典型值，参见 [72] 第 11 页）且相对介电常数 εr 约为 4 的埋氧层；
（3）厚度为 350 µm（射频应用中常用晶圆的典型值，参见 [73]）且具有以下电参数： ρ= 5 kΩ·cm 和 εr= 11.7。

实现的情况下）)

天线馈电网络也包含在图 1 中。它由长度为L4、总宽度为W4的共面带状线电路表示，其值列于表 1 中。共面带状线电路两条带状线之间的间隙约为 1 µm。为了设计天线并正确确定表 1 中所列的所有参数尺寸，已使用计算机辅助设计（CAD）环境CST（计算机仿真技术）微波工作室进行了电磁仿真。需要注意的是，并没有能够直接确定天线尺寸的公式，天线的尺寸确定是通过在CAD环境中进行仿真支持的迭代过程实现的。经过在CST微波工作室工具中的多次仿真和设计试验，得到了表1 中的数值。

包含天线的矩形面积约为0.6 mm²，远小于 [67,70] 提出的天线所具有的几平方厘米²的面积。该尺寸不仅适用于单一特定频率，而且在同一宽频带范围内对天线进行了表征。

3. 天线表征

参考图 1中所示的天线布局，图3显示了在X‐Y平面方向上的辐射方向图性能。相应的半功率波束宽度（HPBW）角度也已标出：X‐Y平面上的HPBW为110度。而XZ平面上的HPBW为65度。

需要注意的是，在WiNoC应用中，处理核心需要与位于同一平面的其他处理器核心或存储单元相连接，因此所关注的辐射功率是沿X‐Y平面的辐射功率。沿Z轴辐射的功率将被浪费。这就是天线其X‐Y辐射方向图设计为定向，且在X轴正负方向上均具有110度的大半功率波束宽度。只有在采用3D封装技术制造的多核片上系统中进行 WiNoC通信时，沿Z轴方向的辐射才具有实际意义。在这种情况下，无线链路不仅存在于同一平面布置的核心之间，也存在于垂直方向对齐的核心之间。然而，WiNoC技术在3D集成技术框架内的应用超出了本文范围。

在60 GHz时，S参数性能的最大增益（来自CST仿真）约为 −7 dBi，回波损耗为 −39.5 dB。辐射效率百分比 η约为20%。在最先进的研究中，天线带宽能力被定义为回波损耗参数低于 −10 dB的 [74]频率范围。图4显示了S11天线性能随频率变化的情况。从图4的结果可以看出，在51 GHz至100 GHz范围内，回波损耗始终低于 −10 dB，因此确定天线带宽能力为51 GHz至100 GHz。本工作未考虑高于100 GHz的频率值，因为在高于100 GHz时，CMOS技术不再是收发器集成的适用技术。事实上，在高于100 GHz的情况下，低噪声放大器(LNA)和功率放大器(PA)的增益值将过低，而接收机噪声系数(NF)将过高。图5显示了在50 GHz、60 GHz和100 GHz时，X‐Y平面0度方向上的3D辐射方向图以及天线增益随频率的变化情况，如图3所示。

4. 设计天线与最先进水平的比较

本节将所实现的性能与近期文献中已发表的已知工作进行比较，例如参考文献[31,37,40,67,69,75–94]。具体而言，表2从面积、增益、半功率波束宽度和带宽方面对所提出的设计与[31,37,40,67,79,83]进行了比较。

表2. 与最先进的技术比较

对于10吉赫以下频域的天线而言[40,69],第3节中天线设计的面积占用限制在约0.6 mm²。该尺寸符合单芯片集成的要求。相反，参考文献[40,69]中提出的天线尺寸比本工作中的片上蝶形天线大了数个数量级。实际上，在参考文献[40],中，作者提出了一种工作在10吉赫的3 cm²偶极子天线，其增益为2.8分贝各向同性，在10吉赫时的半功率波束宽度为85度。同样在10吉赫下，参考文献[40],中的作者还提出了一种3.75 cm²维瓦尔第天线，其增益为5.8分贝各向同性，半功率波束宽度为65度。

与工作在约 60 GHz 的其他片上天线相比，第3节中的天线设计在尺寸、增益、带宽和半功率波束宽度之间提供了更好的权衡。例如，用于[31]中WiNoC的之字形天线设计迹线宽度为10微米，臂长为60微米，弯曲角度为30度。该之字形天线的轴向长度为0.38毫米。衬底由一层2微米厚的SiO₂层表示，其相对介电常数εr为3.9。该衬底为高阻硅基板，厚度为633微米，电参数为ρ= 5 kΩ·cm和εr = 11.7。相同的天线也已在[37]中采用。尽管报道的之字形天线面积未考虑馈电与阻抗匹配网络，但其在 60 GHz 时的最大增益仅为 −26.8 dBi，即增益比本工作提出的天线设计低约19分贝。使用之字形天线的连接距离被限制在[31]厘米以内。例如，在每边尺寸L为若干厘米的复杂MPSoC设计中，如[95]中的INTEL 48核心，其L约为2.5 厘米，布局中位于MPSoC相对部分的模块之间距离（沿芯片对角线）可达3.5 厘米。

此外，之字形天线的回波损耗仅在51 GHz 到 66 GHz 的频谱范围内低于 −10分贝。而所提出的蝶形天线的上限则达到100 GHz。在X‐Y平面感兴趣的半功率波束宽度方面，之字形天线的值约为60度，几乎只有所提出设计110度的一半，见图3。

参考文献[59],中在65 nm SOI技术下提出的半波偶极子和双槽天线与蝶形设计具有相当的尺寸，可实现几dBi的正增益，但使用了芯片下方的理想电导体（PEC）平面。类似地，[62]中的槽式蝶形天线面积比本文提出的设计大2.5倍；该天线采用180 nm SiGe技术实现，并在衬底下方使用PEC层，[66]在70 GHz到110 GHz频率范围内实现从 −3 dBi到0 dBi的增益。然而，该天线的辐射方向图沿 Z轴方向，不适合用于通信面向共面节点的WiNoC应用。已有研究在60 GHz提出了高增益天线，例如[67]中的扇形天线。[67]中的天线在57 GHz到64 GHz频率范围内具有184度的波束宽度，增益范围为1.6 dBi 到 6.4 dBi，但其面积为156 mm²，比本文提出的设计高出数个数量级。[93,94],中综述了一些工作频率约为60 GHz的天线，但其面积占用至少为数十mm²。因此，这些天线更适用于无线传感器网络应用和芯片外短距离通信，而非WiNoC应用。

对于亚吉赫兹（sub‐GHz）频段的天线而言，如参考文献[68,70,71,81],中所述，其天线增益高于所提出的蝶形天线，但[68,70,71,81]中的带宽非常低，导致数据速率被限制在几kb/s。这类天线适用于无线传感器网络，但不适用于多个处理器之间或处理器与存储模块之间的片上高速连接。

文献中也提出了碳纳米管（CN）天线，参见参考文献[75–77]，以实现太赫兹频率工作范围。工作在太赫兹频率范围的碳纳米管（CN）天线可提供比工作频率高达100 GHz的片上天线高得多的通信数据速率。与铜相比，碳纳米管（CN）天线还可具有极高的电流密度，从而允许更高的发射功率。因此，它们适用于远距离通信。然而，碳纳米管（CN）天线仍面临显著的制造挑战。

超宽带（UWB）天线的设计也已在参考文献[78–80]中提出用于片上无线通信。UWB天线设计方法可为WiNoC提供高带宽、低功耗和短距离通信。然而，参考文献[78–80],中基于UWB的天线采用 180纳米CMOS技术实现，为长度约3毫米的蛇形偶极子天线，并集成于完整的片上收发器中，其传输范围仅限于1毫米。参考文献[79],中天线布局的面积占用（包括馈电电路）约为2 mm²,，即4 mm × 0.5 mm。与当前芯片面积相比，其较短的传输距离将需要跨芯片的多跳无线通信，这使得在通信距离超过1毫米时效率较低。

另一类为WiNoC提出的天线是PLPA（平面对数周期片上天线），参见参考文献[82–84]。文献 [82–84]的作者提出了一种片上PLPA的设计，其带宽约为中心频率的10%，例如在60 GHz的中心频率附近具有6 GHz的带宽，并具备端射方向性。需要注意的是，文献[82–84]中的PLPA也可在其他频率谐振，例如44 GHz。根据计算机辅助设计仿真结果，PLPA在端射方向的半功率波束宽度为 33°，而在仰角方向的半功率波束宽度为 30°。在60 GHz时，天线增益为 −38.65 dBi。该天线的最大尺寸为 1.1825毫米，与信号在介质中的波长相当。面积约为1.4 mm²,，但此值未包含馈电部分。值得注意的是，PLPA在[82–84]频率范围内 60 GHz的带宽、增益和半功率波束宽度性能，低于本工作所提出的設計。

肯尼斯等人在[85–92]中提出了几种片上天线。与这些设计相比，本工作提出的蝶形天线因其较大的带宽而脱颖而出，这是所选蝶形方法的附加优势。更详细地说，肯尼斯等人在[85],中讨论了片上金属干扰结构（如电源网格、本地时钟树和数据线）对片上天线性能的影响。在文献[86],中，肯尼斯等人提出了用于时钟信号分配的片上无线互连。在文献[87–92],中，肯尼斯等人展示了多种工作在24 GHz、5.8 GHz和60 GHz的片上天线。特别地，在24 GHz下使用片上天线可实现10米的通信范围，数据速率为100千比特每秒（该天线为在20‐Ω‐cm衬底上制造的3毫米长之形偶极天线，效率为25%）。在5.8 GHz下，使用一对6毫米长的单极天线，肯尼斯等人证明可实现30米的通信范围。此外，还提出了一种工作在60 GHz的键合线天线，其效率约为15%。

5. 所提出天线对片上网络基础设施性能的影响

本节评估了所提出的天线相对于[31,37]中使用的之字形天线对整个片上网络基础设施性能的影响，从而影响多处理器片上系统的性能。值得注意的是，与[31,37]中的之字形天线相比，我们设计的更高的半功率波束宽度导致WiNoC能够到达更多的核心。

此外，天线增益增加了约19分贝（−7.5 dBi（本文情况）与 −26.5 dBi（在 [31,37]中）相比），可利用这一点来降低片上网络基础设施的功耗，从而降低多处理器片上系统的功耗。实际上，在无线连接的链路预算中，接收功率（dB）取决于发射功率加上发射和接收天线的增益（即，若在发射和接收阶段使用相同的天线，则为天线增益的两倍），再减去路径损耗。通过将天线增益提高19分贝，采用第3节提出的方案而非之字形天线拓扑结构，则为了在与[31,37],相同的路径损耗下达到相同距离，发射功率可降低约38 dB。例如，WiNoC收发器无需发射1毫瓦的功率（该功率来自电源供应），而仅需发射约200纳瓦，节能达5倍。

最后，更大的天线带宽（以吉赫兹为单位，见表2）可用于在使用相同的收发器以及相同的调制和编码方案时（即具有相等的频谱效率，单位为 b/s/Hz），支持更高的比特率，单位为吉比特每秒。[31,37]。

6. 结论

本文提出了一种用于片上宽带无线通信（WiNoC）的毫米波天线设计。WiNoC是片上通信领域的一个新兴趋势，旨在解决传统金属导线在链路尺寸超过1厘米时（例如多处理器片上系统中相距较远的模块）所产生的功耗和延迟问题。其目标是实现同构或异构MPSoC多个宏单元之间的互连。所提出的蝶形天线设计在50吉赫兹到100吉赫兹范围内对其面积、效率和波束宽度进行了表征。与最先进的技术相比，该天线在尺寸、增益、半功率波束宽度和带宽方面具有更优的综合性能。与文献中通常作为WiNoC设计参考的之字形天线相比，该设计表现出显著更高的增益，约高出19分贝，且波束宽度几乎增加了一倍。更高的增益有助于连接大型多处理器片上系统设计中相对位置较远的模块（而之字形天线的连接距离限制在2厘米以内），或者在相同距离和路径损耗条件下降低发射功率，从而节省功耗。