一个4输入Round Robin仲裁器的代码，核心就是使用优先级选择器

最新推荐文章于 2026-05-16 05:36:53 发布

转载最新推荐文章于 2026-05-16 05:36:53 发布 · 1.8k 阅读

9 ·

本内容遵循CC 4.0 BY-SA版权协议

原文链接：https://mp.weixin.qq.com/s/zaBUhkbuNJqFM67lTwbc8w

收录于

当前文章被以下社区和专栏收录：

本文详细介绍了使用Verilog实现的一种仲裁器设计，该设计通过分析当前的仲裁ID和请求信号来决定下一个仲裁ID，适用于多请求者环境下的资源分配。

module arb_comb4
(
input [1:0]cur_arb_id,
input [3:0]arb_req,
input arb_en,
output reg [1:0]nxt_arb_id
);

always @(*)
begin
if(arb_en)
begin
case(cur_arb_id)
2'd0:
case(1'b1)
arb_req[1]:nxt_arb_id=2'd1;
arb_req[2]:nxt_arb_id=2'd2;
arb_req[3]:nxt_arb_id=2'd3;
arb_req[0]:nxt_arb_id=2'd0;
default:nxt_arb_id=2'd0;
endcase
2'd1:
case(1'b1)
arb_req[2]:nxt_arb_id=2'd2;
arb_req[3]:nxt_arb_id=2'd3;
arb_req[0]:nxt_arb_id=2'd0;
arb_req[1]:nxt_arb_id=2'd1;
default:nxt_arb_id=2'd1;
endcase
2'd2:
case(1'b1)
arb_req[3]:nxt_arb_id=2'd3;
arb_req[0]:nxt_arb_id=2'd0;
arb_req[1]:nxt_arb_id=2'd1;
arb_req[2]:nxt_arb_id=2'd2;
default:nxt_arb_id=2'd2;
endcase
2'd3:
case(1'b1)
arb_req[0]:nxt_arb_id=2'd0;
arb_req[1]:nxt_arb_id=2'd1;
arb_req[2]:nxt_arb_id=2'd2;
arb_req[3]:nxt_arb_id=2'd3;
default:nxt_arb_id=2'd3;
endcase
default:nxt_arb_id=2'd0;
endcase
end
else
nxt_arb_id=cur_arb_id;
end

endmodule